集成电路器件及其形成方法与流程

1.本技术的实施例涉及集成电路器件及其形成方法。


背景技术：

2.现代集成芯片包括形成在半导体衬底(例如，硅)上的数百万或数十亿的半导体器件。集成电路(ic)器件(芯片)可以使用许多不同类型的晶体管器件，这取决于ic的应用。近年来，蜂窝和rf(射频)器件的市场不断扩大，导致高压晶体管器件的使用显著增加。例如，高压晶体管器件由于具有处理高击穿电压(例如，大于约50v)和高频率的能力，经常被用于rf传输/接收链中的功率放大器中。


技术实现要素：

3.根据本技术的实施例，提供了一种集成电路器件，包括：半导体主体，包括正面和背面；高压半导体器件(hvsd)，在正面中形成；以及导电层和绝缘层，导电层和绝缘层在背面上，其中绝缘层在导电层与半导体主体之间；其中，导电层形成在高压半导体器件的正下方的电极；以及电极具有在高压半导体器件的正下方的间隙。
4.根据本技术的另一个实施例，提供了一种集成电路器件，包括：半导体主体；多个高压器件，多个高压器件形成在半导体主体中；绝缘层，在半导体主体之下；以及在绝缘层下方的层中的一个或多个电极；其中，多个高压器件的每个具有在半导体主体下方的占位；一个或多个电极形成在每个占位内重复的图案；以及图案在每个占位内具有间隙。
5.根据本技术的又一个实施例，提供了一种形成集成电路器件的方法，包括：在半导体主体的正面上形成高压半导体器件(hvsd)；以及在半导体主体的背面上形成绝缘层和导电层，其中，绝缘层在导电层与半导体主体之间；以及蚀刻导电层，以限定出在高压半导体器件的正下方的电极和在电极中的开口；其中，开口在高压半导体器件的正下方。
6.本技术的实施例涉及击穿电压升高的高压器件。
附图说明
7.当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
8.图1a示出了根据本公开的一些方面的包括高压半导体器件的集成电路(ic)器件的横截面侧视图。
9.图1b是根据本公开的一些实施例的图1a的高压半导体器件和ic器件内的一些周围结构的平面图。
10.图1c是根据本公开的一些实施例的具有间隙的背面电极的平面图。
11.图1d将图1b和图1c的元件结合在代表图1a的ic器件的叠加平面图中。
12.图2是显示图1a的ic器件的高压半导体器件的另一种布局的平面图。
13.图3-图9示出了根据本公开的各个方面的集成电路(ic)器件的横截面侧视图。
14.图10-图22在一系列横截面图中示出了根据本公开的形成诸如图1a的ic器件的ic器件的方法
15.图23-图29在一系列横截面图中示出了根据本公开的一些其他方面的图10-图22的方法的变化。
16.图30-图34在一系列横截面图中示出了根据本公开的一些其他方面的图10-图22的方法的变化。
17.图35-图37提供了说明用于形成根据本公开的ic器件的根据本公开的一些工艺的流程图。
具体实施方式
18.本公开提供了许多用于实现本公开的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
19.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
20.集成电路(ic)器件可以包括高压半导体器件(hvsd)，诸如高压晶体管。hvsd可以具有大于约20伏特(v)的击穿电压，例如，击穿电压在从约50v至约113v的范围内。在绝缘体上硅(soi)衬底上实施hvsd，可以通过减少闩锁、增加封装密度和减少漏电电流来改善性能。可以通过利用衬底背面上的电极实施降低表面场(resurf)构思来实现进一步改善，其中绝缘层将电极与其中形成有hvsd的半导体主体分开。电极可以接地或保持合适的偏置电压，并可以改善相关hvsd的击穿电压。改善可以包括增加击穿电压的绝对值。
21.根据本公开的一些方面，在hvsd的正下方的背面电极具有在hvsd的正下方的一个或多个间隙。一个或多个间隙增强了背面电极对改善hvsd的击穿电压的有效性。背面电极中最有效的间隙的位置和数量可以根据hvsd尺寸和掺杂而变化。
22.在一些实施例中，一个或多个间隙是背面电极内的切口。因此，在一些实施例中，背面电极的第一部分在间隙的一侧，并且电极的第二部分在间隙的相对侧。在一些实施例中，第一部分和第二部分结合在一起。在一些实施例中，背面电极完全地围绕间隙。间隙可以具有小于hvsd的一半宽度的宽度。在一些实施例中，背面电极的实心部分覆盖hvsd的正下方的大部分区域。
23.hvsd可以是任何类型的金属氧化物半导体场效应晶体管(mosfet)、双极结型晶体管(bjt)、pn二极管、其他高压半导体器件、及其组合等。在一些实施例中，hvsd完全地被深
沟槽隔离(dti)结构包围。在一些实施例中，dti结构从其中形成hvsd的半导体主体的正面延伸到背面。在一些实施例中，hvsd可以被识别为被单个dti结构包围的半导体器件结构的集合。
24.在一些实施例中，间隙具有形状，其形状对应于诸如hvsd的阱区、源极区、漏极区、栅极电极等结构的形状。背面电极可以在诸如阱区、源极区、漏极区、栅极电极等结构的正下方，背面电极的形状与诸如阱区、源极区、漏极区、栅极电极等结构对应。在这些实施例中的一些实施例中，源极区或漏极区是环形的并且间隙也是环形的。在一些实施例中，hvsd具有源极区和漏极区，其在横向于源极-到-漏极方向的方向上伸长。在这些实施例中的一些实施例中，一个或多个间隙也在横向方向上伸长。在这些实施例中的一些实施例中，一个或多个间隙具有横向范围，其大于源极区和漏极区的横向范围。注意，横向范围可以，例如，对应于横向方向上的尺寸。背面电极可以具有横向范围，其大于间隙的横向范围，由此背面电极延伸跨间隙的一个或两个横向端。具有这些结构特征的间隙可以改善hvsd中的电场均匀性。
25.在一些实施例中，ic器件具有尺寸和掺杂相当的多个hvsd，并且它们对应的背面电极具有对多个hvsd中的每个重复的图案。图案使得背面电极的每个延伸超过对应的hvsd的占位的一些但不是全部。可以根据背面电极的每个中的一个或多个间隙来描述不完全覆盖。在一些实施例中，间隙在hvsd的漏极区的正下方。在一些实施例中，间隙在包括hvsd的漏极区的pn结的正下方。在一些实施例中，间隙在hvsd的源极区的正下方。在一些实施例中，间隙在包括hvsd的源极区的pn结的正下方。在一些实施例中，间隙在衬底的正面上的hvsd的栅极电极的正下方。在一些实施例中，间隙在hvsd的沟道的下方。在一些实施例中，间隙在hvsd的n阱的正下方。在一些实施例中，间隙在hvsd的p阱的正下方。在这些实施例中的一些中，hvsd是晶体管。对于特定类型、尺寸和掺杂的hvsd，可以根据hvsd结构来确定间隙的数量和位置。
26.在一些实施例中，hvsd被深沟槽隔离(dti)结构包围，其延伸穿过其中形成hvsd的半导体主体的整个厚度。在一些实施例中，hvsd的背面电极在dti结构的下方延伸。在一些实施例中，背面电极完全在dti结构的外周内。在一些实施例中，金属互连结构设置在半导体主体的正面上。在一些实施例中，贯穿衬底通孔(tsv)延伸穿过半导体主体。在一些实施例中，tsv将背面电极连接到金属互连结构。在一些实施例中，tsv穿过dti结构。在一些实施例中，背面电极连接到接触焊盘，通过该接触焊盘背面电极可以接地或保持到预定的电压。在一些实施例中，背面电极连接到接触焊盘，使得背面电极上的电压随着接触焊盘上的电压连续变化。
27.在一些实施例中，逻辑器件形成在与hvsd相同的半导体主体中。在一些实施例中，ic器件包括多个衬底。在一些实施例中，第二衬底连接到正面。在一些实施例中，第二衬底连接到背面。在一些实施例中，附加的衬底连接到正面和背面。在一些实施例中，ic器件是双极-cmos-dmos(bcd)器件。在bcd器件中，hvsd和低密度逻辑器件可以形成在第一衬底上，而其他类型的器件可以形成在连接到第一衬底的不同衬底上。
28.本公开的一些方面涉及形成ic器件的方法。根据这些方法，hvsd形成在半导体主体的正面上。在一些实施例中，绝缘层和导电层形成在半导体主体的背面上。在一些实施例中，导电层是金属层。导电层被图案化以形成在hvsd的正下方具有开口的电极。电极可以连
接到接触焊盘并且用于改善hvsd的击穿电压。在一些实施例中，与接触焊盘的连接包括tsv。在一些实施例中，电极在形成tsv之后被图案化。在一些实施例中，具有开口的电极通过镶嵌工艺形成。
29.图1a示出了根据本公开的一些方面的ic器件100a的横截面侧视图。ic器件100a包括器件层155，器件层155包括具有正面197和背面195的半导体主体159a。金属互连结构137设置在正面197上。绝缘层163和导电层165设置在背面195上，绝缘层163将导电层165与半导体主体159a分开。高压半导体器件(hvsd)115a邻近正面197形成在半导体主体159a中。导电层165在hvsd 115a的正下方形成了具有间隙191a的背面电极185a。间隙191a被诸如电介质183的非导电材料填充。背面电极185a在间隙191a的每个的两侧具有第一侧壁178和第二侧壁184。第一侧壁178和第二侧壁184在hvsd 115a的正下方，并被电介质183分开。
30.图1b示出了hvsd 115a和一些周围结构的平面图。图1c是背面电极185a的平面图。图1d结合了图1b和图1c的视图，以显示hvsd 115a及其组件结构的位置与背面电极185a及其间隙191a的位置之间的几何关系。间隙191a可以交替地描述为背面电极185a中的开口或空间。
31.在图示的实例中，hvsd是横向双扩散金属氧化物半导体(ldmos)器件，并且使用浅沟隔离(sti)。更特别的是，实例中的hvsd均为高压晶体管。然而，hvsd可以是任何类型的金属氧化物半导体场效应晶体管(mosfet)、双极结型晶体管(bjt)、pn二极管、其他高压半导体器件、及其组合等，并且可以使用其他类型的隔离结构。
32.hvsd 115a包括漏极区117、两个源极区129和两个栅极电极121。漏极区117是设置在两个sti结构123之间的半导体主体159a的重度n掺杂区域。源极区129是p阱133内的重度n掺杂区域。p阱133被n阱127和n阱119与漏极区117分开。n阱127和n阱119是改善击穿电压的漂移区。栅极电极121设置在正面197上与源极区129相邻。栅极电极121覆盖在p阱133与n阱127之间的pn结113上，并且可以部分地覆盖在sti结构123上。位于栅极电极121正下面的p阱133的区域提供沟道111。栅极电介质125设置在栅极电极121与沟道111之间。半导体主体159a可以是轻度p掺杂。半导体主体159a的电压可以通过重度p掺杂的主体接触区131来调节。
33.hvsd 115a具有对应于被围绕hvsd 115a的深沟槽隔离(dti)结构141包围的区域的占位。根据一些实施例，dti结构141从正面197延伸到背面195。背面电极185a，不包括间隙191a，延伸超过hvsd 115a的占位的一半或更多。在一些实施例中，背面电极185a延伸超过占位的75％。在一些实施例中，间隙191a的每个延伸超过占位的25％或更少。在一些实施例中，间隙191a的每个延伸超过占位的15％或更少。
34.参考图1b，源极区129、漏极区117和栅极电极121各自在横向于方向x的方向y上伸长，方向x是hvsd 115a的源极-到-漏极方向。间隙191a同样在y方向上伸长。根据一些实施例，间隙191a在方向y上的长度145大于源极区129和漏极区117在方向y上的长度142。另外，间隙191a在方向y上的长度145大于栅极电极121在方向y上的长度147。根据一些实施例，间隙191a在dti结构141之下延伸，因此延伸到hvsd115a的占位之外。使间隙191a至少有这么长可以改善hvsd 115a内的电场均匀性。
35.参考图1c，背面电极185a具有横向范围146，其大于间隙191a的长度145。横向范围是横向于源极-到-漏极方向(例如，x方向)的尺寸的长度。间隙191a在背面电极185a的周部
153内。因此，背面电极185a的第一部分154在间隙191a的一侧152，并且背面电极185a的第二部分156在间隙191a的另一侧151。第一部分154和第二部分156可以在间隙191a的横向端148处结合，从而使背面电极185a围绕间隙191a。尽管背面电极185a可以被间隙191a分成多个部分，但让背面电极185a结合成一块可以改善电场均匀性。
36.在一些实施例中，间隙191a在p阱133的正下方，重度n掺杂源极区129设置在p阱133中。在一些实施例中，间隙191a完全在p阱133的下方。在一些实施例中，间隙191a在源极区129的正下方。这些间隙位置相对于漏极区117是远端的，漏极区117是高压区。模拟显示，当间隙191a相对于类似于hvsd 115a的高压器件的高压区是远端的时，击穿电压的改善最大。
37.参考图1c和图1d，在一些实施例中，背面电极185a在dti结构141的底下延伸，因此延伸到hvsd 115a的占位之外。使间隙191a至少有这么长可以改善hvsd 115a内的电场均匀性。在一些实施例中，背面电极185a在dti结构141的外周157内。根据一些实施例，背面电极185a的周部153内的区域，是包括间隙191a的背面电极185a的区域，大于hvsd115a的占位。在一些实施例中，周部153内的区域是hvsd 115a的占位的100％到150％之间。在一些实施例中，周部153内的区域是hvsd 115a的占位的100％和120％之间。使背面电极185a的区域大于hvsd 115a的占位可以改善hvsd 115a内的电场均匀性。如果背面电极185a的区域太大，背面电极185a可能会占用过多的芯片区域。此外，在背面电极185a周围的dti结构141内可以设置贯穿衬底通孔(tsv)139a。背面电极185a的尺寸可以被限制为tsv 139a留出空间以与dti结构141一起设置。
38.在一些实施例中，间隙191a的宽度193至少是源极区129在源极-到-漏极方向x上的宽度143(见图1b)的一半。在一些实施例中，间隙191a的宽度193至少等于源极区129的宽度143。在一些实施例中，间隙191a不超过宽度143的两倍。在一些实施例中，间隙191a小于源极-到-漏极距离144。使间隙191a在这些限制内可以提供击穿电压的最大改善。
39.间隙191a的宽度193可以相对于绝缘层163的厚度187而变化。在一些实施例中，绝缘层163的厚度187为约0.1μm至约10μm。在一些实施例中，厚度187为约0.5μm至约3μm。在一些实施例中，厚度187为约1μm至约2μm。
40.在一些实施例中，间隙191a的宽度193是厚度187的1至10倍。在一些实施例中，宽度193是厚度187的1至5倍。在一些实施例中，宽度193为约0.1μm至约20μm。在一些实施例中，宽度193为约0.5μm至约5μm。在一些实施例中，宽度193为约1μm至约2μm。使间隙191a的宽度193在这些限制内可以提供击穿电压的最大改善。
41.参考图1a，背面电极185a可以连接到接触焊盘175b，通过该接触焊盘175b，背面电极185a可以接地或保持到预定的电压。在一些实施例中，接触焊盘175b在背面195上。在一些实施例中，背面电极185a通过金属互连结构137连接到接触焊盘175b。可选地，接触焊盘175b可以在正面197上，或者背面电极185a可以直接连接到接触焊盘175b而不使用与金属互连结构137或在正面197上的任何其他结构的任何连接。
42.在一些实施例中，背面电极185a通过一个或多个tsv 139a连接到金属互连结构137。可选地，背面电极185a可以通过多管道连接到金属互连结构137，该多管道可以作为多晶硅环与在hvsd 115a周围的dti结构141一起提供。如图1b所示，tsv 139a可以分布在hvsd 115a周围，并且可以通过深沟槽隔离结构141与hvsd 115a分开。tsv 139a可以通过背面195
上的导电线180和通孔181连接到背面电极185a。在一些实施例中，背面电极185a是单一的结构。如果背面电极185a被间隙191a分成两块或多块，则导电线180和通孔181可以将一个或多个tsv 139a连接到每块。
43.金属互连结构137包括层间电介质(ild)105内的导电线110和通孔103。ild可以包括一个或多个材料层，诸如，低k电介质(例如，介电常数小于约3.9的电介质材料)、氧化物(例如，sio2)、氮化物(例如，sin)、碳化物(例如，sic)、氮氧化物(例如，sion)、碳氧化物(例如，sioc)、未掺杂的硅酸盐玻璃(usg)、掺杂的二氧化硅(例如，碳掺杂的二氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟硅酸盐玻璃(fsg)、旋涂玻璃(sog)等。
44.与hvsd 115a和背面电极185a相关的所有tsv 139a可以通过金属互连结构137彼此连接并连接到单个接触焊盘175b。特别是，tsv 139a可以连接到导电线109a，并且通过各种导电线110和通孔103，进一步连接到tsv 139b，tsv 139b连接到在背面195上的接触焊盘175b。
45.两个源极区129和两个栅极电极121可以通过金属互连结构137分别连接在一起，使得hvsd 115a作为单个晶体管运行。特别是，源极区129可以通过接触塞109b连接到导电线110b。导电线110b可以结合在一起，并且通过各种导电线110和通孔103进一步连接到tsv 139c，tsv 139c连接到在背面195上的接触焊盘175a。栅极电极121可以通过接触塞109c连接到导电线110c。导电线110c可以结合在一起，通过各种导电线110和通孔103，进一步连接到tsv 139d，tsv 139d连接到在背面195上的接触焊盘175c。漏极区117可以通过接触塞109d连接到导电线110d。导电线110d可进一步通过各种导电线110和通孔103连接到tsv 139e，tsv139e连接到在背面195上的接触焊盘175d。
46.图2提供了示出hvsd 115b和相关的背面电极185b的平面图200。hvsd 115b与hvsd 115a一样，但具有可以在ic器件100a或本公开的任何其他实例中使用的替代布局。在hvsd 115b中，栅极电极121b、源极区129b和主体接触区131b为环形。背面电极185b的间隙191b同样是环形的。源极-到-漏极距离144可以与背面电极185a的相同。同样地，间隙191b的宽度193可以与间隙191a的相同。间隙191b可以完全被dti结构141包围而不限制电场的均匀性。
47.图3提供了根据本公开的一些其他实施例的ic器件100c的横截面侧视图。ic器件100c与ic器件100a一样，但是具有具有间隙191c的背面电极185c。间隙191c在栅极电极121的正下方。在一些实施例中，间隙191c与栅极电极121一样窄或更窄。在一些实施例中，间隙191c的宽度193c完全在栅极电极121的占位内。在一些实施例中，宽度193c大于栅极电极121的宽度194。在一些实施例中，栅极电极121的占位完全在间隙191c内。如本文所用，占位是平行于半导体主体的上表面的平面中的二维投影。
48.图4提供了根据本公开的一些其他实施例的ic器件100d的横截面侧视图。ic器件100d与ic器件100a一样，但是具有具有间隙191d的背面电极185d。间隙191d在漏极区117的正下方。在一些实施例中，间隙191d与漏极区117一样窄或更窄。在一些实施例中，间隙191d的宽度193d完全在漏极区117的占位内。在一些实施例中，宽度193d大于漏极区117的宽度196。在一些实施例中，漏极区117的占位完全在间隙191d内。
49.图5提供了根据本公开的一些其他实施例的ic器件100e的横截面侧视图。ic器件100e与ic器件100a一样，但是背面电极185e，背面电极185e具有间隙191e。间隙191e在沟道
111的正下方。在一些实施例中，间隙191e与沟道111一样窄或更窄。在一些实施例中，沟道111的占位完全在间隙191e内。在一些实施例中，间隙191e的部分在栅极电极121的正下方，并且间隙191e的部分在源极区129的正下方。在一些实施例中，间隙191e在pn结501的正下方。pn结501是源极区129与沟道111之间的结。在一些实施例中，间隙191e从pn结501的正下方延伸到pn结113的正下方。
50.图3-图5的实施例提供了hvsd 115a中的结构与对应的背面电极中的间隙的尺寸、位置和数量之间的各种关系。这些关系中的每个都可能特别适合hvsd 115a的特定实施方案，其中最适合的关系由hvsd 115a的尺寸、hvsd 115a中的掺杂类型和浓度、hvsd 115a中使用的隔离结构以及hvsd 115a的工作电压决定。
51.ic器件100a、100c、100d和100e都包括hvsd 115a，其为n-沟道横向扩散金属氧化物半导体(n-ldmos)晶体管。图6-图9示出了具有对应的结构但掺杂类型相反的ic器件100f-100i。图6示出了ic器件100f，其与ic器件100a一样，但具有轻度n掺杂的半导体主体159b和hvsd115b。hvsd 115b与hvsd 115a一样，但具有相反的掺杂类型，以提供p-沟道横向扩散金属氧化物半导体(p-ldmos)晶体管。
52.图6示出了ic器件100f，其与图1a的ic器件100a一样，但是具有半导体主体159b以代替半导体主体159a，并且hvsd 115b以代替hvsd 115a。图7示出了ic器件100g，其与图3的ic器件100c一样，但是具有半导体主体159b和hvsd 115b。图8示出了ic器件100h，其与图4的ic器件100d一样，但是具有半导体主体159b和hvsd 115b。图9示出了ic器件100i，其与图5的ic器件100e一样，但是具有半导体主体159b和hvsd 115b。
53.图10至图22是根据本公开的横截面图示例，例示了根据本公开的方法，该方法形成根据本公开的具有hvsd和具有一个或多个间隙的相关的背面电极的ic器件。虽然图10至图22是参考方法的各种实施例描述的，但可以理解的是，图10至图22中所示的结构并不限制于该方法，而是可以独立于该方法。虽然图10至图22被描述为一系列的行为，但可以理解的是，在其他实施例中，行为的顺序可以改变。虽然图10至图22示出和描述了一组特定的行为，但在其他实施例中，一些被示出和/或描述的行为可以被省略。此外，在其他实施例中可以包括没有示出和/或描述的行为。虽然图10至图22的方法是以形成图1a的ic器件100a的方式描述的，但该方法可用于形成其他ic器件。
54.如图10的横截面图1000所示，该方法可以从在半导体主体159a中形成dti结构141和n阱127开始。半导体主体159a包括半导体，其可以是，例如，硅(si)、锗(ge)、硅锗(sige)、砷化镓(gaas)、一些其他半导体材料、上述材料的组合等。在一些实施例中，半导体主体159a被p掺杂到约10
14
至约10
16
atoms/cm3的范围内的浓度。在一些实施例中，n阱127被n掺杂到约10
15
至约10
17
atoms/cm3的范围内的浓度。dti结构141可以通过在半导体主体159a中蚀刻沟槽并且用电介质填充沟槽来形成。沟槽可以有倾斜的或基本垂直的侧壁。电介质可以是或包括例如氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sion)、碳化物(例如，碳化硅(sic))、及其组合等。可以在形成dti结构141之前或之后对n阱127进行掺杂。
55.如图11的横截面图1100所示，该方法可以继续形成sti结构123。sti结构123可以通过在半导体主体159a中蚀刻沟槽并且用电介质填充沟槽来形成。沟槽可以有倾斜的或基本垂直的侧壁。电介质可以是或包括例如氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sion)、碳化物(例如，碳化硅(sic))、及其组合等。一些sti结构123可以直接在dti
结构141上方形成。
56.如图12的横截面图1200所示，可以执行额外的掺杂以形成n阱119和p阱133。sti结构123和光刻胶掩模可以用于对齐这些掺杂。在一些实施例中，n阱119比n阱127掺杂地更重度。在一些实施例中，n阱119被n掺杂到约10
17
至约10
18
atoms/cm3范围内的浓度。在一些实施例中，p阱133被p掺杂到约10
17
至约10
18
atoms/cm3范围内的浓度。
57.如图13的横截面图1300所示，该方法可以继续形成栅极电介质125、栅极电极121、漏极区117、源极区129和主体接触区131以完成hvsd 115a的形成。工艺可以包括形成和图案化包括栅极电介质层和栅极电极层的栅极堆叠。在一些实施例中，栅极电极层是或包括多晶硅等。在这样的实施例中，栅极电介质层可以是或包括，例如，氧化物(例如，二氧化硅(sio2))等。在一些其他实施例中，栅极电极层可以是或包括金属，诸如铝(al)、铜(cu)、钛(ti)、钽(ta)、钨(w)、钼(mo)、钴(co)等。在这样的实施例中，栅极电介质层可以是或包括高k电介质材料，诸如氧化铪(hfo)、氧化钽(tao)、氧化硅铪(hfsio)、氧化钽铪(hftao)、氧化铝(alo)、氧化锆(zro)等。
58.栅极电极121、任何相关的侧壁间隔件(未示出)、sti结构123和一种或多种光刻胶(未示出)可以提供用于掺杂漏极区117、源极区129和主体接触区131的掩膜。源极区129和漏极区117可以被n掺杂至约10
20
atoms/cm3或更高的浓度。主体接触区131可以被p掺杂至约10
20
atoms/cm3或更高的浓度。上述动作都可能是前段制程(feol)处理的一部分。
59.如图14的横截面图1400所示，该方法可以继续进行后段制程(beol)处理和金属互连结构137的形成。形成金属互连结构137可以包括一系列镶嵌或双镶嵌工艺。该处理包括形成接触塞109b、109c和109d、导电线110和通孔103。接触塞109b、109c和109d可以是或包括，例如，钨(w)、铜(cu)、铝(a1)等。接触塞109b可以连接到主体接触区131和源极区129两者。导电线110和通孔103可以是或包括，例如，铜(cu)、铝(al)、金(au)、银(ag)、铂(pt)等。
60.如图15的横截面图1500所示，在处理的这个阶段，包括半导体主体159a的工件可以被翻转并且该方法可以继续使半导体主体159a减薄至器件层155。在减薄半导体主体159a之后，dti结构141延伸到背面195，其现在在顶部上。减薄工艺可以是或包括，例如，化学机械抛光(cmp)、机械研磨、蚀刻、前述的组合等。在减薄之前，半导体主体159a可以具有例如约750μm的厚度。在一些实施例中，在减薄之后，半导体主体159a具有约2μm至约15μm的范围内的厚度。
61.如图16的截面图1600所示，该方法可以继续在背面195上形成绝缘层163、导电层165和ild层167。绝缘层163和ild层167可以通过化学气相沉积(cvd)、物理气相沉积(pvd)、旋涂工艺、任何其他合适的工艺、及其组合等形成。导电层165可以通过cvd、pvd、电镀、化学镀、一些其他沉积工艺、及其组合等形成。
62.绝缘层163可以是或包括低k电介质(例如，介电常数小于约3.9的电介质材料)、高k电介质材料(例如，介电常数大于约3.9的电介质材料，诸如，氧化铪(hfo)、氧化钽(tao)、氧化铪硅(hfsio)、氧化铪钽(hftao)、氧化铝(alo)、氧化锆(zro)等)、氧化物(例如，二氧化硅(sio2))、氮化物(例如，氮化硅(sin))、氮氧化物(例如，氮氧化硅(sion))、未掺杂的硅酸盐玻璃(usg)、掺杂的二氧化硅(例如，碳掺杂的二氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟硅酸盐玻璃(fsg)、旋涂玻璃(sog)、一些其他电介质材料、前述的组合等。
63.导电层165可以是任何导电材料，诸如金属、诸如重度掺杂多晶硅的重度掺杂半导体、诸如石墨烯的导电碳基材料等。在一些实施例中，导电层165包括金属。金属可以是铜(cu)、铝(al)、钨(w)、金(au)、银(ag)、铂(pt)、及其组合等。在一些实施例中，导电层165为铜(cu)、铝(al)、铜铝合金(cual)等。在一些实施例中，导电层165具有约1μm至约5μm的厚度。
64.如图17的横截面图1700所示，可以形成掩模1703并用于图案化导电层165。掩模1703可以通过光刻形成。图案化可以包括湿法蚀刻、干法蚀刻、反应离子蚀刻(rie)、一些其他蚀刻工艺、前述的组合等。蚀刻可以在绝缘层163中或绝缘层163上停止。图案化可以从导电层165形成背面电极185a。图案化还可以形成在背面电极185a中的间隙191a和开口1701，通过开口1701，tsv将穿过导电层165。开口1701可以与dti结构141对齐。蚀刻之后，掩模1703可以剥离。
65.如图18的横截面图1800所示，该方法可以继续用电介质183和电介质179分别填充间隙191a和开口1701。电介质183和电介质179可以是相同的电介质。电介质183和电介质179可以通过化学气相沉积(cvd)、物理气相沉积(pvd)、旋涂工艺、任何其他合适的工艺、及其组合等来沉积。可以通过诸如化学机械抛光(cmp)等的平坦化工艺去除多余的电介质。电介质183和电介质179可以延伸穿过导电层165和ild层167两者。电介质179可以水平地与dti结构141对齐。
66.如图19的横截面图1900所示，可以形成掩模1903并用于蚀刻tsv开口1901。tsv开口1901可以延伸穿过电介质179、穿过绝缘层163、通过dti结构141穿过半导体主体159a，并延伸到在正面197上的金属互连结构137。蚀刻工艺可以包括湿法蚀刻、干法蚀刻、反应离子蚀刻(rie)、一些其他蚀刻工艺、前述的组合等。在蚀刻之后，掩模1903可以剥离。
67.如图20的横截面图2000所示，该方法可以继续形成掩模2003并使用它来蚀刻ild层167中的通孔开口2001。通过通孔开口2001暴露背面电极185a。蚀刻可以包括湿法蚀刻、干法蚀刻、反应离子蚀刻(rie)、一些其他蚀刻工艺、前述的组合等。应当理解，通孔开口2001可以在tsv开口1901之前、tsv开口1901之后或者与tsv开口1901同时形成。在蚀刻之后，掩模2003可以剥离。
68.如图21的横截面图2100所示，可以沉积导电材料以填充通孔开口2001和tsv开口1901并在背面195上形成导电层2101。导电材料可以是金属、多晶硅、一些其他导电材料、及其组合等。在一些实施例中，导电材料是金属。合适的金属可以是，例如，铜(cu)、铝(al)、金(au)、银(ag)或铂(pt)、及其组合等。可以通过cvd、pvd、电镀、化学镀、一些其他沉积工艺、及其组合等来沉积导电材料。导电材料形成tsv 139a-139e和通孔181。
69.如图22的横截面图2200所示，可以形成掩模2201并用于图案化导电层2101以形成导电线180。一些导电线180可以将通孔181耦合到tsv139a。其他的导电线180可以将tsv 139b-139e耦合到背面195上的接触焊盘或其他结构。蚀刻可以包括湿法蚀刻、干法蚀刻、反应离子蚀刻(rie)、一些其他蚀刻工艺、前述的组合等。附加处理形成ild层169、ild层171和接触焊盘175a-175d以提供如图1a的ic器件100a的结构。在蚀刻之后，掩模2291可以剥离。
70.图23-图29是示出图10-图22的工艺的变化的一系列横截面图。在该变化中，间隙191a在tsv 139a-139e之后形成。在tsv 139a-139e之后形成间隙191a可以避免污染。
71.变化从在导电层165中形成开口1701开始。如图23的横截面图2300所示，形成开口
1701并图案化背面电极185a，而不同时形成间隙191a，如图17的横截面图1700所示。
72.如图24的横截面图2400所示，变化继续用电介质179填充开口1701，然后蚀刻tsv开口1901和通孔开口2001，如图25的截面图2500所示。如图26的横截面图2600所示，沉积导电材料以填充通孔开口2001以形成通孔181，以填充tsv开口1901以形成tsv 139a-139e，并且形成导电层2101。如图27的截面图2700所示，然后可以图案化导电层2101以形成导电线180。
73.如图28的横截面图2800所示，然后可以形成掩模2801并用于蚀刻背面电极185a中的间隙191a。在蚀刻之后，掩模2801可以剥离。如图29的横截面图2900所示，间隙191a然后可以用电介质183填充。电介质183可以与电介质179相同或不同。多余的电介质183可以通过平坦化工艺去除，例如cmp，停止在导电线180上。当使用这种变化时，ild层169可以具有与填充间隙191a的电介质183相同的成分。
74.图30-图34是示出图10-图22的工艺的另一个变化的一系列横截面图。在该变化中，背面电极185a通过镶嵌工艺形成，由此可以避免导电层165的蚀刻。
75.如图30的横截面图3000所示，蚀刻停止层3003和电介质层3001可以沉积在绝缘层163上方。蚀刻停止层3003是可选的。在一些实施例中，蚀刻停止层3003是氮化物(例如，sin)、碳化物(例如，sic)、氮氧化物(例如，sion)、碳氧化物(例如，sioc)、及其组合等。电介质层3001是填充间隙191a的电介质183的材料。
76.如图31的横截面图3100所示，可以形成掩模3101并用于图案化电介质层3001以形成开口3103以提供用于背面电极185a的模具，并在需要导电层165的其他位置形成额外的开口3105。形成开口3103和3105可以包括蚀刻，蚀刻停止层3003为其提供端点。
77.如图32的横截面图3200所示，掩模3101可以剥离并且沉积导电材料以填充开口3103和3105。可以通过诸如cmp的平坦化工艺去除任何多余的导电材料。填充开口3103的导电材料形成背面电极185a，填充开口3105的导电材料形成导电层165的其余部分。
78.如图33的横截面图3300所示，然后可以形成ild层167并图案化有通孔开口2001。如图34的横截面图3400所示，然后可以蚀刻tsv开口1901。如图26至图29的横截面图2600-2900所示，可以继续处理。在所得ic器件中，蚀刻停止层3003可以设置在背面电极185a与绝缘层163之间。
79.图35呈现了可以用于形成根据本公开的ic器件的工艺3500的流程图。尽管图35的工艺3500在本文中被示出和描述为一系列动作或事件，但是应当理解，这些动作或事件的示出排序不应被解释为限制意义。例如，一些动作可以以不同的顺序发生和/或与除了本文中示出和/或描述的那些动作或事件之外的其他动作或事件同时发生。此外，可能不需要所有示出的动作来实施本文描述的一个或多个方面或实施例，并且本文描绘的动作中的一个或多个可以在一个或多个单独的动作和/或阶段中执行。
80.工艺3500可以从形成dti结构的动作3501和形成轻度掺杂阱的动作3503开始。图10的横截面图1000提供了所得结构的实例。该工艺继续进行到动作3505，形成sti结构。图11的横截面图1100提供了所得结构的实例。动作3507是形成中等掺杂阱。图12的截面图1200提供了所得结构的实例。
81.动作3509是在正面上形成栅极。动作3511是形成重度掺杂接触区。这些工艺由图13的横截面图1300示出。动作3513是在正面上形成金属互连结构。图14的横截面图1400提
供了所得结构的实例。动作3515将衬底减薄至器件层。图15的横截面图1500提供了所得结构的实例。
82.动作3517是在背面上形成隔离层。动作3519是在隔离层上形成导电层。动作3521是在导电层上形成ild层。图16的横截面图1600提供了所得结构的实例。
83.动作3523是图案化背面导电层。这种图案化从背面导电层限定了背面电极。在一些实施例中，这种图案化还在背面电极中形成开口。这种图案化还可以在背面导电层中提供开口以允许tsv的通道穿过背面导电层而不接触背面导电层。图17的横截面图1700提供了所得结构的实例。
84.动作3525是用电介质填充在背面导电层中的开口。图18的横截面图1800提供了所得结构的实例。动作3527是形成tsv开口。图19的横截面图1900提供了所得结构的实例。动作3529是形成用于连接到背面电极的通孔的开口。图20的横截面图2000提供了所得结构的实例。动作3531是沉积形成tsv、背面电极通孔和背面金属层的金属。图21的横截面图2100提供了所得结构的实例。
85.动作3533是图案化背面金属。图案化金属在背面电极通孔与一些tsv之间形成连接，可以在背面上的其他tsv与其他结构之间形成连接，并且可以进一步互连在背面上的结构。图22的横截面图2200提供了所得结构的实例。动作3535是形成背面接触件和相关结构。图1a提供了所得结构的实例。
86.图36呈现了工艺3600的流程图，工艺3600是图35的工艺3500的变化并且可以用于形成类似的ic器件。在该变化中，背面电极中的开口在tsv之后形成。
87.工艺3600包括许多与工艺3500相同的动作。变化从动作3601开始，图案化背面导电层。动作3601类似于动作3523，除了动作3601不包括在背面电极中蚀刻开口。图23的横截面图2300提供了所得结构的实例。
88.下一个变化发生在动作3603中，该动作是图案化在背面电极中的开口。在工艺3600中，动作3603在动作3533，图案化背面金属，之后。图28的横截面图2800提供了所得结构的实例。
89.工艺3600继续动作3605，用电介质填充在背面电极中的开口，以及动作3607，cmp以去除多余的电介质。图29的横截面图2900提供了所得结构的实例。然后可以如在工艺3500中那样形成背面接触件。
90.图37呈现了工艺3700的流程图，工艺3700是图35的工艺3500的另一个变化并且也可以用于形成类似的ic器件。在该变化中，背面电极及其开口使用镶嵌工艺形成。
91.工艺3700包括许多与工艺3500相同的动作。变化可以从动作3701开始，在隔离层上形成蚀刻停止层。如果不需要蚀刻停止层，此动作是可选的。动作3703是形成电介质填充层，其是填充在背面电极中的开口的电介质。图30的横截面图3000提供了所得结构的实例。动作3705图案化电介质填充层。图31的横截面图3100提供了所得结构的实例。
92.动作3707是沉积用于背面电极的导电材料。动作3709是化学机械抛光，其可以去除沉积在电介质填充层中的开口外部的任何导电材料。图32的横截面图3200提供了所得结构的实例。
93.该工艺可以像工艺3500一样继续。可选地，动作3529，蚀刻电极接触孔先于动作3527，蚀刻用于tsv的孔。该工艺顺序由图33和图34的横截面图3300和3400示出。
94.本公开的一些方面涉及ic器件，该ic器件包括具有正面和背面的半导体主体。hvsd设置在正面上。导电层和绝缘层设置在背面上。绝缘层在导电层与半导体主体之间。导电层形成在hvsd正下方的电极。电极具有在hvsd正下方的间隙。在一些实施例中，电极的第一部分在间隙的第一侧，电极的第二部分在间隙的第二侧，间隙的第二侧与间隙的第一侧相对。在一些实施例中，第一部分和第二部分是结合的。在一些实施例中，间隙比hvsd长。
95.在一些实施例中，在hvsd正底下的电极的区域大于在hvsd正底下的间隙的区域。在一些实施例中，间隙具有形状，其对应于源极区、漏极区、栅极电极或作为hvsd的一部分并且在正面上的沟道的形状。在一些实施例中，hvsd具有源极区和漏极区，其在对于源极-到-漏极方向的横向方向上伸长，并且间隙也在横向方向上伸长。在一些实施例中，间隙具有宽度，其为绝缘层的厚度的1至10倍。在一些实施例中，间隙是在电极中的在hvsd的正下方的多个间隙中的一个。在一些实施例中，hvsd是晶体管。在一些实施例中，间隙在晶体管的源极区、漏极区或栅极电极的正下方。在一些实施例中，间隙在晶体管的pn结的正下方。
96.本公开的一些方面涉及包括半导体主体的ic器件。多个高压器件形成在半导体主体中并且具有在半导体主体下方的占位。在半导体主体之下有绝缘层，并且在绝缘层下方有一个或多个电极。该一个或多个电极延伸超过占位的每个的部分并非占位的每个的全部，并且该一个或多个电极具有在占位的每个内的重复的图案。在一些实施例中，图案包括被一个或多个电极中的一个包围的间隙。在一些实施例中，一个或多个电极中的每个完全在深沟槽隔离结构的外周内，其围绕多个高压器件中的一个。在一些实施例中，一个或多个电极中的每个具有被电介质分开并直接在多个高压器件中的一个的正下方的一对侧壁。在一些实施例中，电极比高压器件长。
97.本公开的一些方面涉及一种方法，其包括在半导体主体的正面上形成高压半导体器件并且在半导体主体的背面上形成绝缘层和导电层。绝缘层在导电层与半导体主体之间。蚀刻导电层以限定在hvsd的正下方的电极和在电极中的开口。开口在hvsd的正下方。在一些实施例中，该方法还包括在半导体主体的正面上形成金属互连结构，形成贯穿衬底通孔，以及通过贯穿衬底通孔将电极连接到金属互连结构。在一些实施例中，该方法还包括偏置电极以增加hvsd的击穿电压。
98.根据本技术的一个实施例，提供了一种集成电路器件，包括：半导体主体，包括正面和背面；高压半导体器件(hvsd)，在正面中形成；以及导电层和绝缘层，导电层和绝缘层在背面上，其中绝缘层在导电层与半导体主体之间；其中，导电层形成在高压半导体器件的正下方的电极；以及电极具有在高压半导体器件的正下方的间隙。在一些实施例中，其中电极的第一部分在间隙的第一侧上；以及电极的第二部分在间隙的第二侧上，间隙的第二侧与间隙的第一侧相对。在一些实施例中，其中，第一部分和第二部分是结合的。在一些实施例中，其中，间隙比高压半导体器件长。在一些实施例中，其中，在高压半导体器件正底下的电极的区域大于在高压半导体器件正底下的间隙的区域。在一些实施例中，其中，间隙的形状对应于源极区、漏极区、栅极电极或作为高压半导体器件的部分并且在正面上的沟道的形状。在一些实施例中，其中：高压半导体器件具有源极区和漏极区，源极区和漏极区在相对于源极-到-漏极方向的横向方向上伸长；并且间隙在横向方向上伸长。在一些实施例中，其中，间隙的宽度为绝缘层厚度的1到10倍。在一些实施例中，其中，间隙是电极中的在高压半导体器件的正下方的多个间隙中的一个。在一些实施例中，其中，高压半导体器件是晶体
管。在一些实施例中，其中，间隙在晶体管的源极区、漏极区或栅极电极的正下方。在一些实施例中，其中，间隙在晶体管的pn结的正下方。
99.根据本技术的另一个实施例，提供了一种集成电路器件，包括：半导体主体；多个高压器件，多个高压器件形成在半导体主体中；绝缘层，在半导体主体之下；以及在绝缘层下方的层中的一个或多个电极；其中，多个高压器件的每个具有在半导体主体下方的占位；一个或多个电极形成在每个占位内重复的图案；以及图案在每个占位内具有间隙。在一些实施例中，其中间隙的每个被一个或多个电极的一个包围。在一些实施例中，其中：多个高压器件中的每个被可辨别的深沟槽隔离结构包围；以及一个或多个电极的每个完全在深沟槽隔离结构的一个深沟槽隔离结构的外周内。在一些实施例中，其中，一个或多个电极的每个具有被电介质分开并且在占位的一个占位内的一对侧壁。在一些实施例中，其中电极比高压器件长。
100.根据本技术的又一个实施例，提供了一种形成集成电路器件的方法，包括：在半导体主体的正面上形成高压半导体器件(hvsd)；以及在半导体主体的背面上形成绝缘层和导电层，其中，绝缘层在导电层与半导体主体之间；以及蚀刻导电层，以限定出在高压半导体器件的正下方的电极和在电极中的开口；其中，开口在高压半导体器件的正下方。在一些实施例中，形成集成电路器件的方法进一步包括：在半导体主体的正面上形成金属互连结构；形成贯穿衬底通孔；以及通过贯穿衬底通孔将电极连接到金属互连结构。在一些实施例中，形成集成电路器件的方法进一步包括，偏置电极以增加高压半导体器件的击穿电压。
101.前面概述了若干实施例的特征，使得本领域人员可以更好地理解本公开的方面。本领域人员应该理解，它们可以容易地使用本公开作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。