反铁电薄膜结构和电子器件、存储单元、电子装置的制作方法

1.实施方式涉及反铁电薄膜结构以及包括该反铁电薄膜结构的电子器件、存储单元和电子装置。


背景技术：

2.随着电子装置按比例缩小，电子装置中由电子电路占据的可用空间也减少。因此，对于包括在电子电路中的诸如电容器和晶体管的电子器件的小型化和高性能具有需求。为此，为了表现出期望的操作特性，即使具有小的厚度，对具有高介电常数的电介质薄膜的研究仍在继续。


技术实现要素：

3.提供一种具有高介电常数的反铁电薄膜结构。
4.提供一种采用反铁电薄膜结构的电子装置。
5.另外的方面将部分地在以下描述中被阐述，并且部分地将从该描述变得明显，或者可以通过本公开的所呈现的实施方式的实践而掌握。
6.根据一示例实施方式的一方面，一种反铁电薄膜结构包括：电介质层，包括铪氧化物的反铁电相；以及在电介质层中的插入层，该插入层包括氧化物。
7.电介质层可以包括y、al、ti、sr、zr、la和n中的至少一种作为掺杂剂。
8.掺杂剂的量可以为电介质层的元素总量的50％或更少。
9.当包括在插入层中的氧化物被表示为m
x
oy时，m可以是al、ca、sr、ba、sc、y、la、ti、zr、nb、ta、ce、pr、nd、gd、dy、yb和lu中的至少一种。
10.插入层的厚度可以大于反铁电薄膜结构的总厚度的0％且小于或等于该总厚度的50％。
11.电介质层可以包括在插入层之上的第一电介质层和在插入层之下的第二电介质层。第一电介质层和第二电介质层可以具有大于0的厚度。
12.根据另一实施方式的一方面，一种电子器件包括：下电极；上电极；以及在下电极和上电极之间的上述反铁电薄膜结构。
13.下电极和上电极中的至少一个可以包括氮化物、氧化物和金属氧化物中的至少一种。
14.下电极和上电极中的所述至少一个可以包括be、b、na、mg、al、si、k、ca、sc、ti、v、cr、mn、fe、co、ni、cu、zn、ga、ge、rb、sr、y、zr、nb、mo、tc、ru、rh、pd、ag、cd、in、sn、sb、te、cs、ba、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、hf、ta、w、re、os、ir、pt、au、hg、tl、pb、bi、po、fr、ra、ac、th、pa和u中的至少一种。
15.电介质层可以包括y、al、ti、sr、zr、la和n中的至少一种作为掺杂剂。
16.掺杂剂的量可以为电介质层的元素总量的50％或更少。
17.当氧化物被表示为m
x
oy时，m可以是al、ca、sr、ba、sc、y、la、ti、zr、nb、ta、ce、pr、
nd、gd、dy、yb和lu中的至少一种。
18.插入层的厚度可以大于反铁电薄膜结构的总厚度的0％且小于或等于该总厚度的50％。
19.电子器件进一步可以包括电连接到下电极和上电极中的至少一个的晶体管。
20.根据另一实施方式的一方面，一种电子器件包括：半导体基板；上电极；以及在半导体基板和上电极之间的反铁电薄膜结构。
21.电介质层可以包括y、al、ti、sr、zr、la和n中的至少一种作为掺杂剂。
22.掺杂剂的量可以是电介质层的元素总量的50％或更少。
23.当氧化物被表示为m
x
oy时，m可以是al、ca、sr、ba、sc、y、la、ti、zr、nb、ta、ce、pr、nd、gd、dy、yb和lu中的至少一种。
24.插入层的厚度可以大于反铁电薄膜结构的总厚度的0％且小于或等于该总厚度的50％。
25.电子器件可以进一步包括在半导体基板和反铁电薄膜结构之间的绝缘层。
26.电子器件可以进一步包括在反铁电薄膜结构和绝缘层之间的导电层。
27.导电层可以包括be、b、na、mg、al、si、k、ca、sc、ti、v、cr、mn、fe、co、ni、cu、zn、ga、ge、rb、sr、y、zr、nb、mo、tc、ru、rh、pd、ag、cd、in、sn、sb、te、cs、ba、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、hf、ta、w、re、os、ir、pt、au、hg、tl、pb、bi、po、fr、ra、ac、th、pa和u中的至少一种。
28.半导体基板可以包括源极区、漏极区以及在源极区和漏极区之间的沟道区，反铁电薄膜结构在沟道区上。
29.电介质层和插入层可以在电荷、部分电荷和不对称电荷分布中的至少一个上不同，使得在电介质层和插入层之间的界面处形成额外的电偶极子。
30.根据另一实施方式的一方面，一种存储单元可以包括电荷存储器件，该电荷存储器件包括上述反铁电薄膜结构。电荷存储器件可以是电容器和浮置栅极中的至少一种。
31.根据另一实施方式的一方面，一种电子装置可以包括上述存储单元。
附图说明
32.从以下结合附图进行的描述，本发明构思的某些示例实施方式的以上和其它的方面、特征和优点将更加明显，附图中：
33.图1是根据一些示例实施方式的包括反铁电薄膜结构的电子器件的示意性结构的剖视图；
34.图2a和图2b是显示出在图1的电子器件的反铁电薄膜结构中呈现的关于不同插入层厚度的极化滞后特性的曲线图；
35.图3a和图3b是显示出在图1的电子器件中呈现的关于不同插入层厚度的电容滞后特性的曲线图；
36.图4是根据比较例的电子器件的示意性结构的剖视图；
37.图5是显示出在图4的电子器件中呈现的根据电子器件的电介质层的组成的电容滞后特性的曲线图；
38.图6a是根据一些示例实施方式的电子器件的示意性结构的剖视图；
39.图6b是根据一些示例实施方式的半导体器件的布局图；
40.图6c和图6d是图6b所示的半导体器件的沿着图6b的线a-a'截取的剖视图；
41.图7是根据一些示例实施方式的电子器件的示意性结构的剖视图；
42.图8是根据一些示例实施方式的电子器件的示意性结构的剖视图；以及
43.图9和图10是示意性示出可应用于根据一些示例实施方式的电子器件的电子器件架构的概念图。
具体实施方式
44.现在将详细参照一些示例实施方式，其示例在附图中示出，其中相同的附图标记始终表示相同的元件。附图中相同的附图标记表示相同的元件，并且在附图中，为了清楚和便于说明，元件的尺寸可能被放大。在这点上，当前的实施方式可以具有不同的形式，而不应被解释为限于这里阐述的描述。因此，下面通过参照附图仅描述了实施方式，以说明本说明书的各方面。如在这里所用的，术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。诸如
“……
中的一个或更多个”的表述，在一列元素之后时，修饰整列元素，而不是修饰该列中的个别元素。
45.将理解，当一层被称为在另一层或基板“上”时，它可以直接在该另一层或基板上，或者也可以存在居间的层。为了便于描述，这里可以使用空间上关系术语，诸如“在
……
下面”、“下”、“在
……
之上”、“上”等，来描述如附图所示的一个元件或特征与另一个(些)元件或特征的关系。将理解，如果附图中的器件被翻转，则被描述为在其它元件或特征的“下面”或“下方”的元件将取向在其它元件或特征“之上”。因此，器件可以另外地取向(旋转90度或处于其它取向)，这里使用的空间关系描述语被相应地解释。
46.诸如“第一”、“第二”等的术语可以用于描述各种部件，但是仅用于将一个部件与其它部件区分开的目的。除非另外地指示，这些术语不限制所述部件的材料或结构的差异。
47.以单数使用的表述包涵复数表述，除非其在上下文中具有明显不同的含义。当在本说明书中使用时，术语“包含”和/或“包含
……
的”或“包括”和/或“包括
……
的”表明所述元件的存在，但是不排除一个或更多个其它元件的存在或添加。
48.当在本说明书中使用时，术语“单元”、
“‑
器”和“模块”是指执行至少一种功能或操作的单元，并且可以被实施为硬件、软件、或硬件和软件的组合。例如，“单元”、
“‑
器”、“模块”可以包括和/或被包括在，但不限于，中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、可编程逻辑单元、微处理器、专用集成电路(asic)等中。
49.术语“一”、“一个”和“该”以及类似指示物的使用将被解释为涵盖单数和复数两者。
50.构成方法的操作可以按任何合适的顺序执行，除非这里另外地指示。这里提供的任何和所有示范性语言(例如，“诸如”)的使用仅旨在详细说明本公开的技术思想，并不对本公开的范围构成限制，除非另外声明。
51.图1是根据一些示例实施方式的包括反铁电薄膜结构的电子器件的示意性结构的剖视图。
52.根据一些示例实施方式，反铁电薄膜结构150包括铪氧化物(hfo
x
，例如hfo2)，并包
括呈现反铁电相的电介质层120和插入到电介质层120中的插入层130。
53.根据一些示例实施方式，电子器件100包括彼此间隔开的下电极110和上电极190以及设置在下电极110和上电极190之间的反铁电薄膜结构150。电子器件100可以是例如电荷储存器件，诸如电容器。
54.反铁电薄膜结构150被提出作为能够展现高介电常数并具有很小的滞后的工作电压区间的结构。
55.电介质层120中包括的铪氧化物可以用作高k电介质材料。根据掺杂材料的类型、掺杂材料的量、铪氧化物的晶相和/或与相邻层的应力状态，铪氧化物可以具有顺电性、铁电性和/或反铁电性。例如，铪氧化物在正交晶相具有铁电性，在四方晶相具有反铁电性。介电常数和/或滞后特性根据这些状态而变化。在一些示例实施方式中，铪氧化物的相可能受到例如铪氧化物的晶格上的应力的影响。例如，在一些示例实施方式中，铪氧化物可以通过由于例如与相邻层的晶格失配引起的应力、通过由于包含的掺杂材料引起的内应力、通过外部压力和/或应力源和/或类似因素而被诱导为四方晶相。铪氧化物的成分和/或厚度也可能影响铪氧化物的相变。
56.根据一些示例实施方式的反铁电薄膜结构150包括电介质层120，该电介质层120包括具有反铁电相的铪氧化物(hfo2)以呈现高介电常数。电介质层120可以掺有y、al、ti、sr、zr、la和n中的至少一种。相对于电介质层120的全部元素，掺杂的y、al、ti、sr、zr、la和/或n的量可以是50％或更小的原子比。例如，当铪氧化物掺有例如掺杂剂d时，被掺杂的铪氧化物可以表示为hf
(1-x)dx
o2，其中例如x可以为0.8或更小。掺杂剂d的量可以根据掺杂剂的类型而被适当地设定。
57.插入层130是被包括在电介质层120中的层。例如，插入层130可以是嵌入在电介质层120内的层。当电介质层120的区域被分成位于插入层130上的第一电介质层121和位于插入层130下面的第二电介质层122时，第一电介质层121和第二电介质层122的各自厚度都被设定为大于0。插入层130可以被称为内建场控制层。
58.例如，内建场(其是在电介质层120内的在上电极190和下电极110之间产生的电场)由于例如在电极界面处的功函数差和在电介质层120中的缺陷而产生。该内建场可以是电容-电压行为的偏移和/或工作电压范围内的形成滞后的原因和/或促成因素。插入层130可以通过在电介质层120内形成额外的电偶极子或电荷来控制内建场。例如，不限于特定理论，插入层130可以形成抵消内建场的电场。
59.插入层130可以包括氧化物。该氧化物层可以是例如绝缘氧化物层。当包括在插入层130中的氧化物被表示为m
x
oy时，m可以包括al、ca、sr、ba、sc、y、la、ti、hf、zr、nb、ta、ce、pr、nd、gd、dy、yb和lu中的至少一种。o是氧，x和y是大于0的实数。在一些示例实施方式中，该氧化物可以具有4ev或更大的能带隙；和/或该氧化物的氧比率可以小于或等于铪氧化物(例如hfo2)的氧比率。在一些示例实施方式中，该氧化物中的电荷(和/或部分电荷)的分布可以不同于铪氧化物中的电荷(和/或部分电荷)，和/或该氧化物可以具有与铪氧化物不同的不对称电荷分布的程度，从而在插入层130和电介质层120之间的界面处形成额外的电偶极子和/或电荷。
60.例如，在一些示例实施方式中，该氧化物的氧化数、电负性和/或电子结构中的至少一种可以不同于电介质层120，使得反铁电薄膜结构150的能带排列和/或电荷分布与没
有插入层130的反铁电薄膜结构相比可以改变。
61.插入层130的厚度可以大于反铁电薄膜结构150的总厚度的0％和/或小于或等于该总厚度的50％。插入层130的厚度可以是例如反铁电薄膜结构150的总厚度的1％或更大、3％或更大、5％或更大、30％或更小和/或10％或更小。除了插入层130设置在电介质层120内部之外，插入层130的位置不被特别限制。例如，插入层130可以设置在电介质层120内的任意位置，诸如在电介质层120内的相对上侧、中心或下侧。插入层130中包括的材料及其厚度可以被适当地设定以通过控制电介质层120内的内建场来减小滞后。
62.上电极190和下电极110中的每个可以包括导电材料。例如，上电极190和下电极110中的每个可以包括金属、金属氮化物、金属氧化物和其组合中的至少一种。
63.下电极110可以被设定为具有这样的材料，该材料通过向与电介质层120的界面提供适当的拉伸应力而能够使电介质层120具有反铁电相。根据拉伸应力，铪氧化物(hfo2)的晶相可以变成表现铁电性的正交晶相或表现反铁电性的四方晶相。下电极110可以包括例如be、b、na、mg、al、si、k、ca、sc、ti、v、cr、mn、fe、co、ni、cu、zn、ga、ge、rb、sr、y、zr、nb、mo、tc、ru、rh、pd、ag、cd、in、sn、sb、te、cs、ba、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、hf、ta、w、re、os、ir、pt、au、hg、tl、pb、bi、po、fr、ra、ac、th、pa和u中的至少一种。例如，在一些示例实施方式中，在制造下电极110之后，反铁电薄膜结构150可以形成在下电极110上。
64.反铁电薄膜结构150可以形成在下电极110上，上电极190可以形成在第一电介质层121上。反铁电薄膜结构150可以通过各种堆叠方法形成。例如，可以使用原子层沉积(ald)方法依次形成第二电介质层122、插入层130和第一电介质层121。以第二电介质层122和插入层130为例，在下电极110上形成铪层(例如，通过将hf前驱体供应到腔室)之后，执行吹扫操作以去除剩余的残留材料，并且通过注入氧化剂而使该铪层氧化。铪前驱体可以包括例如与配体配位的铪，氧化剂可以包括例如o2、o3、h2o、h2o2和类似物中的至少一种。然后，通过向腔室供应含m的前驱体来形成一层。之后，可以执行吹扫操作以去除剩余的材料，并且该层可以通过注入氧化剂而被氧化。在铪氧化物层上形成m
x
oy层之后，可以执行吹扫操作(例如，用于去除残留在腔室中的残余气体)。在沉积反铁电薄膜150和/或上电极190(例如，使用原子层沉积方法)之后，可以执行热处理工艺。例如，在一些示例实施方式中，通过控制热处理工艺和/或掺杂剂的浓度，电介质层120可以是反铁电层。
65.插入层130的厚度可能是影响反铁电薄膜结构150的极化和电容的因素。现在将参照图2a至图3b描述插入层130的厚度的影响的实验结果。
66.图2a和图2b是示出在图1的电子器件100的反铁电薄膜结构150中呈现的关于不同插入层厚度的极化滞后特性的曲线图。
67.极化特性(例如，由于施加的电压引起的极化特性)表现滞后特性。如图2a和图2b的曲线图所示，具有很小滞后(或者几乎没有滞后，在下文也被称为没有滞后)的操作区间具有不同的宽度(例如，op1和op2)。
68.图2a和图2b的插入层的厚度都大于反铁电薄膜结构150的总厚度的0％且等于或小于该总厚度的10％；图2a的插入层的厚度小于图2b的插入层的厚度。
69.从图2a和图2b可见，随着插入层的厚度在上述范围内增大，没有滞后的操作区间的宽度从op1增大到op2，并且没有滞后的操作区间的中心向0v移动。因此，可以看到，插入
层的厚度影响控制内建场的程度并减小滞后。
70.图3a和图3b是示出在图1的电子器件100中呈现的关于不同插入层厚度的电容滞后特性的曲线图。
71.图3a和图3b分别对应于图2a和图2b，并显示出，根据不同的插入层厚度，由电容表现出的滞后类似地变化。
72.图4是根据比较例的电子器件10的示意性结构的剖视图，图5是显示出在图4的电子器件10中呈现的根据电子器件10的电介质层12的成分的电容滞后特性的曲线图。
73.电子器件10包括下电极11、电介质层12和上电极19，并且与示例实施方式相比，不包括插入层。
74.参照图5的曲线图，根据电介质层12的成分(例如，在如hf
0.3
zr
0.7
o2、hf
0.5
zr
0.5
o2和hfo2的成分的情况下)，电容的值变化，滞后特性也变化。例如，随着zr含量的增大，电容增大，但是滞后也增大。因此，在根据比较例的电子器件10中，仅呈现低电容的hfo2成分的情况可应用于电容器。
75.然而，在根据一实施方式的反铁电薄膜结构150中，由于包含插入层130，可以减小滞后。因此，如果包含插入层，如在图5中示出的电容和滞后都大的其它成分(hf
0.3
zr
0.7
o2，hf
0.5
zr
0.5
o2)的情况可以用作电容器。
76.图6a是根据一些示例实施方式的电子器件300的示意性结构的剖视图。
77.电子器件300具有电容器101电连接到晶体管200的结构，并且可以是被实现为集成器件的电子电路的部件。
78.电容器101包括在图1的电子器件100中包括的反铁电薄膜结构150，例如，可以具有与图1的电子器件100基本上相同的结构。
79.电容器101可以电连接到晶体管200。例如，电容器101可以通过接触20连接到晶体管200。晶体管200可以是场效应晶体管。电容器101的下电极110和上电极190中的一个可以电连接到晶体管200的源极sr和漏极dr中的一个。例如，下电极110可以直接接触源极sr和漏极dr之一和/或通过接触20连接源极sr和漏极dr之一。
80.晶体管200可以包括半导体基板210(该半导体基板210包括源极sr、漏极dr、沟道ch)、与沟道ch相对设置的栅电极290以及插设在沟道ch和栅电极290之间的栅极绝缘层220。
81.半导体基板210可以包括半导体材料。例如，该半导体材料包括硅(si)、锗(ge)、硅锗(sige)、碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)、磷化铟(inp)、过渡金属二硫属化物和类似物中的至少一种。该半导体材料可以以各种形式(诸如绝缘体上硅(soi))修改。
82.沟道ch可以电连接到源极sr和漏极dr。例如，源极sr可以电连接到沟道ch的一端和/或接触沟道ch的一端，漏极dr可以电连接到沟道ch的另一端和/或接触沟道ch的另一端。在一些示例实施方式中，沟道ch可以被定义为在半导体基板210内的在源极sr和漏极dr之间的基板区域和/或在栅电极290下面的基板区域。
83.源极sr、漏极dr和沟道ch可以通过将杂质注入到半导体基板210的不同区域中而独立地形成。例如，源极sr、沟道ch和漏极dr可以包括基板材料作为基底材料。在一些示例实施方式中，包括在源极sr和漏极dr中的杂质可以具有不同的极性和/或可以具有相对于包括在沟道ch中的杂质的不同浓度。
84.源极sr和/或漏极dr可以包括导电材料，例如金属、金属化合物和导电聚合物中的至少一种。导电材料可以在源极sr和/或漏极dr上和/或中形成电极。电极可以被分别称为源电极和漏电极。
85.在一些示例实施方式中，沟道ch可以被实现为单独的材料层。例如，沟道ch可以包括氧化物半导体、氮化物半导体、氮氧化物半导体、二维(2d)材料、量子点和/或有机半导体。例如，氧化物半导体可以包括ingazno，2d材料可以包括过渡金属二硫属化物(tmd)或石墨烯，量子点可以包括胶状量子点(qd)或纳米晶体结构。
86.栅电极290可以设置在半导体基板210上以与半导体基板210间隔开并面对沟道ch。栅电极290可以具有例如1mohm/平方或更小的电导率。栅电极290可以包括导电材料，诸如金属、金属氮化物、金属碳化物和类似物中的至少一种。例如，金属可以包括铝(al)、钨(w)、钼(mo)、钛(ti)和/或钽(ta)，金属氮化物可以包括钛氮化物(tin)和/或钽氮化物(tan)。金属碳化物可以是掺有(和/或含有)铝和/或硅的金属碳化物，金属碳化物的示例可以包括tialc、taalc、tisic和tasic。栅电极290可以具有其中堆叠多种材料的结构，例如，诸如tin/al的金属氮化物层/金属层的堆叠结构和/或诸如tin/tialc/w的金属氮化物层/金属碳化物层/金属层的堆叠结构。栅电极290可以包括钛氮化物(tin)层或钼(mo)，前述示例可以以各种修改形式使用。
87.在半导体基板210和栅电极290之间的栅极绝缘层220可以包括顺电材料和/或高k材料，并可以具有例如20至70的介电常数。栅极绝缘层220可以包括绝缘材料，诸如硅氧化物、硅氮化物、铝氧化物、铪氧化物、锆氧化物、2d绝缘体(诸如六方氮化硼(h-bn))中的至少一种。例如，栅极绝缘层220可以包括硅氧化物(sio2)、硅氮化物(sin
x
)、铪氧化物(hfo2)、铪硅氧化物(hfsio4)、镧氧化物(la2o3)、镧铝氧化物(laalo3)、锆氧化物(zro2)、铪锆氧化物(hfzro2)、锆硅氧化物(zrsio4)、钽氧化物(ta2o5)、钛氧化物(tio2)、锶钛氧化物(srtio3)、钇氧化物(y2o3)、铝氧化物(al2o3)、铅钪钽氧化物(pbsc
0.5
ta
0.5
o3)、铌酸铅锌(pbznnbo3)和/或类似物。
88.栅极绝缘层220可以包括金属氮氧化物(诸如铝氮氧化物(alon)、锆氮氧化物(zron)、铪氮氧化物(hfon)、镧氮氧化物(laon)或钇氮氧化物(yon))、硅酸盐(诸如zrsion、hfsion、ysion或lasion)和/或铝酸盐(诸如zralon或hfalon)。栅极绝缘层220可以包括多个层。在一些示例实施方式中，栅极绝缘层220可以包括反铁电薄膜结构150。栅极绝缘层220可以与栅电极290一起构成栅极叠层。
89.接触20可以包括导电材料，例如钨、铜、铝、多晶硅或类似物。
90.电容器101和晶体管200的布局可以变化。例如，电容器101可以如图6a所示地设置在半导体基板210上，和/或可以具有电容器101嵌入在半导体基板210内的结构。
91.尽管图6a示出包括单个电容器101和单个晶体管200的电子器件300，但是根据另一实施方式的电子器件可以具有图6a的结构以2d方式重复排列的结构，诸如网格。电子器件300可以例如被包括作为存储单元和/或器件，和/或被包括在存储单元和/或器件中。
92.例如，参照图6b，半导体器件d10可以包括：场效应晶体管，包括栅极叠层230和半导体基板210，该栅极叠层230包括栅电极(例如，图6a的栅电极290和栅极绝缘层220)，该半导体基板210具有源极、漏极和沟道；布置在半导体基板210上而不与栅极叠层230重叠的接触结构20'；以及布置在接触结构20'上的电容器101。半导体器件d10可以进一步包括位线
结构13，位线结构13将场效应晶体管彼此电连接。图6b示出半导体器件d10，其中接触结构20'和电容器101在x方向和y方向上重复排列，但是这是非限制性的示例。例如，接触结构20'可以在x方向和y方向上排列，电容器101可以以六边形形状诸如蜂窝结构排列。
93.图6c是沿着图6b的线a-a截取的剖视图，以显示出半导体器件d10的示例结构。参照图6c，半导体基板210可以具有包括器件隔离层14的浅沟槽隔离(sti)结构。器件隔离层14可以是包括单一类型绝缘层的单层，和/或可以具有包括两种或更多种类型绝缘层的组合的多层结构。器件隔离层14可以包括在半导体基板210中的器件隔离沟槽14t，并且器件隔离沟槽14t可以填充有绝缘材料。该绝缘材料可以包括但不限于氟硅酸盐玻璃(fsg)、未掺杂的硅酸盐玻璃(usg)、硼磷硅酸盐玻璃(bpsg)、磷硅酸盐玻璃(psg)、可流动氧化物(fox)、等离子体增强的四乙基正硅酸盐(pe-teos)和/或聚硅氮烷(例如东燃硅氮烷(tosz))。
94.此外，半导体基板210可以进一步包括：有源区ac，其由器件隔离层14限定；和栅线沟槽230t，其可以平行于半导体基板210的上表面布置和/或在x方向上延伸。有源区ac可以具有相对长的岛形状，该岛形状具有短轴和长轴。如图6c所示，有源区ac的长轴可以在平行于半导体基板210的上表面的方向d3上排列。栅线沟槽230t可以离半导体基板210的上表面具有给定的(和/或以其它方式确定的)深度，并可以布置在有源区ac中或跨过有源区ac布置。栅线沟槽230t也可以提供在器件隔离沟槽14t内部，并且提供在器件隔离沟槽14t内部的栅线沟槽230t可以具有比提供在有源区ac中的栅线沟槽230t的底部低的底部。
95.第一源极/漏极210ab和第二源极/漏极210ab'可以布置在有源区ac的上部中在栅线沟槽230t的两侧。
96.栅极叠层230可以布置在栅线沟槽230t内部。例如，栅极绝缘层230a、栅电极230b和栅极覆盖层230c可以依次布置在栅线沟槽230t内部。栅极绝缘层230a和栅电极230b可以与以上描述的那些相同，栅极覆盖层230c可以包括硅氧化物、硅氮氧化物和/或硅氮化物。栅极覆盖层230c可以布置在栅电极230b上以填充栅线沟槽230t的剩余部分。
97.此外，位线结构13可以布置在第一源极/漏极210ab上。位线结构13可以平行于半导体基板210的上表面并可以在y方向上延伸。位线结构13可以电连接到第一源极/漏极210ab，并可以包括依次形成在半导体基板210上的位线接触13a、位线13b和/或位线覆盖层13c。例如，位线接触13a可以包括多晶硅，位线13b可以包括金属材料，位线覆盖层13c可以包括绝缘材料，诸如硅氮化物(sin)和/或硅氮氧化物(sion)。
98.图6c示出位线接触13a具有与半导体基板210的上表面处于相同水平的底表面。然而，位线接触13a可以延伸到从半导体基板210的上表面形成至预定(和/或以另外的方式，期望)深度的凹陷(未示出)中，使得位线接触13a的底表面可以低于半导体基板210的上表面。
99.可选地，位线结构13可以包括在位线接触13a和位线13b之间的位线中间层(未示出)。位线中间层可以包括诸如钨硅化物的金属硅化物和/或诸如钨氮化物的金属氮化物。此外，位线间隔物(未示出)可以进一步形成在位线结构13的侧壁上。位线间隔物可以具有单层结构和/或多层结构，并可以包括绝缘材料，诸如硅氧化物、硅氮氧化物和/或硅氮化物。此外，位线间隔物可以进一步包括空气空间(未示出)。
100.接触结构20'可以布置在第二源极/漏极210ab'上。接触结构20'和位线结构13可
以布置在半导体基板210中的不同源极/漏极上。接触结构20'可以具有下接触图案(未示出)、金属硅化物层(未示出)和/或上接触图案(未示出)依次堆叠在第二源极/漏极210ab'上的结构。此外，接触结构20'可以进一步包括阻挡层(未示出)，该阻挡层围绕上接触图案的侧表面和/或底表面中的至少一个。在一些实施方式中，下接触图案可以包括导电和/或半导电材料(例如，多晶硅)，上接触图案可以包括导电材料(例如，金属材料)，和/或阻挡层可以包括抗退化和/或缺陷(和/或夹杂物)扩散的导电材料(例如，导电的金属氮化物)。
101.电容器101可以电连接到接触结构20'并可以布置在半导体基板210之上。例如，电容器101可以具有电连接到接触结构20'的下电极110、布置在下电极110上的反铁电薄膜结构150以及布置在反铁电薄膜结构150上的上电极190。反铁电薄膜结构150可以平行于下电极110的表面布置在下电极110上。
102.层间绝缘层15可以进一步布置在电容器101和半导体基板210之间。层间绝缘层15可以布置在电容器101和半导体基板210之间的空间中，在该空间中没有布置其它结构。例如，层间绝缘层15可以覆盖形成在半导体基板210上或在半导体基板210中的布线和/或电极结构，诸如位线结构13、接触结构20'和栅极叠层230。例如，层间绝缘层15可以围绕接触结构20'的壁。层间绝缘层15可以包括：第一层间绝缘层15a，其围绕位线接触13a；以及第二层间绝缘层15b，其覆盖位线13b和位线覆盖层13c的侧表面和/或上表面。
103.电容器101的下电极110可以布置在层间绝缘层15上(例如，在层间绝缘层15的第二层间绝缘层15b上)。此外，当可以布置多个电容器101时，多个下电极110的底表面可以通过蚀刻停止层16而彼此分隔开。例如，蚀刻停止层16可以包括开口16t，电容器10的下电极110的底表面可以布置在开口16t中。
104.如图6c所示，下电极110可以具有有封闭底部的圆筒形状或杯子形状。在另一示例中，如图6d所示，下电极110可以具有在垂直方向(z方向)上延伸的柱形状，诸如圆柱、矩形柱或多边形柱。
105.此外，电容器101可以进一步包括防止下电极110倾斜或倒塌的支撑物(未示出)。例如，支撑物可以布置在下电极110的侧壁上。
106.上述实施方式示出电子器件，其中电子器件100用作电容器101。然而，根据一些实施方式的反铁电薄膜结构150可以应用于逻辑器件。
107.图7是根据一些示例实施方式的电子器件400的示意性结构的剖视图。
108.电子器件400包括半导体基板410和设置在半导体基板410上的反铁电薄膜结构150。绝缘层420可以插设在半导体基板410和反铁电薄膜结构150之间。上电极490可以布置在反铁电薄膜结构150上。
109.半导体基板410可以包括源极sr、漏极dr以及电连接到源极sr和漏极dr的沟道ch。半导体基板410可以与图6a的半导体基板210相同和/或基本上相似。
110.上电极490可以被称为栅电极。上电极490可以包括如图6a的栅电极290的材料和结构所示的材料和结构。例如，上电极490可以包括金属、金属氮化物、金属碳化物和/或其组合，并可以具有多个层的结构。上电极490也可以与图1的上电极190相同和/或基本上相似。
111.绝缘层420可以是用于抑制和/或防止电泄漏的层，并可以包括电介质材料。绝缘层420可以包括具有不同介电常数的多个材料层。绝缘层420可以包括绝缘材料，诸如sio、
alo、hfo、zro、lao、yo、mgo和2d绝缘体中的至少一种。诸如h-bn的材料可以用作2d绝缘体。绝缘层420的材料不限于此。
112.电子器件400可以是逻辑晶体管，其中反铁电薄膜结构150用于畴切换操作。
113.包括在反铁电薄膜结构150中的反铁电材料可以包括其中电偶极子在该处排列的铁电畴，当未施加外部电场时，剩余极化表示0(和/或接近0的值)。在反铁电材料中，当施加外部电场时，极化的方向可以被切换。
114.如上所述，根据一些示例实施方式，反铁电薄膜结构150包括：电介质层120，包括hfo2的反铁电相；以及插入电介质层120中(例如，插设在第一电介质层121和第二电介质层122之间)的插入层130。因此，反铁电薄膜结构150具有能够在根据外部电场的极化变化而表现出基本上无滞后行为特性的宽的范围。例如，反铁电薄膜结构150可以在畴切换操作期间很少表现出滞后特性。
115.图8是根据一些示例实施方式的电子器件500的示意性结构的剖视图。
116.类似于图7的电子器件400，电子器件500可以是逻辑晶体管，其中反铁电薄膜结构150用于畴切换操作。
117.电子器件500包括半导体基板510和设置在半导体基板510上的反铁电薄膜结构150。绝缘层520可以被包括在半导体基板510和反铁电薄膜结构150之间，导电层530可以被包括在绝缘层520和反铁电薄膜结构150之间。上电极590可以布置在反铁电薄膜结构150上。上电极590可以被称为栅电极。
118.半导体基板510可以包括源极sr、漏极dr以及电连接到源极sr和漏极dr的沟道ch。半导体基板510可以类似于图7的半导体基板410和/或图6a的半导体基板210。
119.在反铁电薄膜结构150和绝缘层520之间的导电层530可以被设定为具有这样的材料，其通过向与电介质层120的界面提供适当的拉伸应力而能够使电介质层120具有反铁电相。导电层530可以与图1的下电极110相同和/或基本上相似。导电层530可以包括例如be、b、na、mg、al、si、k、ca、sc、ti、v、cr、mn、fe、co、ni、cu、zn、ga、ge、rb、sr、y、zr、nb、mo、tc、ru、rh、pd、ag、cd、in、sn、sb、te、cs、ba、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、hf、ta、w、re、os、ir、pt、au、hg、tl、pb、bi、po、fr、ra、ac、th、pa和u中的至少一种。
120.在一些示例实施方式中，导电层530可以配置为浮置栅极，电子器件500可以是浮置栅极晶体管(fgt)。例如，电子器件500可以配置为将电荷存储(例如，捕获)到导电层530和/或从导电层530释放电荷。在一些实施方式中，例如，如果负电荷存储在导电层530中(例如，通过隧穿和/或电子注入)，即使当电荷施加到上电极590时，也可以防止和/或减轻电流的流动。在一些示例实施方式中，电子器件500可以用作例如可擦除可编程只读存储器(eprom)和/或电eprom(eeprom)中的电荷(和/或数据)存储单元。
121.图9和图10是示意性显示出可应用于根据一些示例实施方式的电子器件的电子器件架构的概念图。
122.参照图9，电子器件架构1000可以包括存储单元1010(例如，高速缓存和主存储器)、算术逻辑单元(alu)1020和控制单元1030。存储单元1010、alu 1020和控制单元1030可以彼此电连接。例如，电子器件架构1000可以被实现为包括存储单元1010、alu 1020和控制单元1030的一个芯片。存储单元1010、alu 1020和控制单元1030可以通过例如与芯片上金属线的相互连接而直接相互通信。在一些示例实施方式中，存储单元1010、alu 1020和控制
单元1030可以单片地集成在一个基板上，从而形成一个芯片。输入/输出器件2500可以连接到电子器件架构(芯片)1000，并可以配置为输入和/或输出信息。例如，输入/输出器件2500可以包括但不限于屏幕、触摸板、键盘、总线、麦克风、相机等。此外，存储单元1010可以包括主存储器和高速缓存两者。电子器件架构(芯片)1000可以是片上存储器处理单元。
123.存储单元1010、alu 1020和/或控制单元1030均可以独立地包括采用上述反铁电薄膜结构的电子器件。该电子器件可以是逻辑晶体管和/或电容器。
124.参照图10，高速缓存1510、alu 1520和控制单元1530可以构成中央处理单元(cpu)1500，高速缓存1510可以包括静态随机存取存储器(sram)。除了cpu 1500之外，可以提供主存储器1600和辅助存储器1700，并且还可以提供输入/输出器件2500。主存储器1600可以是动态随机存取存储器(dram)，并可以包括采用上述反铁电薄膜结构的电子器件，例如电容器。
125.在某些情况下，电子器件架构可以被实施为使得，在不区分子单元的情况下，计算单元器件和存储单元器件在一个芯片中彼此相邻。
126.上述反铁电薄膜结构具有没有滞后的宽的工作区间，并且还表现出高介电常数。
127.反铁电薄膜结构可以用于各种电子器件，诸如晶体管、电容器和/或集成电路器件。
128.已应用上述反铁电薄膜结构的电子器件可以确保具有很小的滞后的工作电压区间。
129.应当理解，这里描述的示例实施方式应当仅被视为描述性的，而不是为了限制的目的。对每个实施方式内的特征或方面的描述通常应当被认为可用于其它实施方式中的其它类似特征或方面。尽管已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，在不脱离如由所附权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
130.本技术基于2021年7月22日在韩国知识产权局提交的韩国专利申请第10-2021-0096717号并要求其优先权，该韩国专利申请的公开内容通过引用整体地结合于此。