半导体结构及半导体结构的形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术：

1、mom电容为金属—介电质—金属(metal—dielectric—metal)的电容结构，常见于集成电路。在现有技术中，mom电容的上、下电极常是以具有平整表面的金属条所构成，并以一维或二维方式穿插排列。然而，为了提高元件集成度，业界需要持续研发，以在有限的空间中制作出更高电容密度与电容存储量的电容元件。

技术实现思路

1、本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以增加电容结构的储电能力。

2、为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括基底、位于基底上的器件结构以及位于器件结构上的导电层；位于衬底上的底层金属结构，所述底层金属结构与所述导电层电连接；位于底层金属结构上的第一介质层；位于底层金属结构上第一介质层内的第一开口结构，所述第一开口结构的延伸方向与底层金属结构的延伸方向平行，所述第一开口结构包括第一凹槽和位于第一凹槽顶部的第二凹槽，所述第一凹槽在衬底上的投影位于所述第二凹槽在衬底上的投影范围内，所述第一凹槽底部暴露出所述第一介质层表面；位于底层金属结构上第一介质层内的第二开口结构，所述第二开口结构包括第三凹槽和位于第三凹槽顶部的第四凹槽，所述第三凹槽在衬底上的投影位于所述第四凹槽在衬底上的投影范围内，所述第三凹槽暴露出所述底层金属结构顶部表面，所述第一凹槽的深度小于所述第三凹槽的深度；位于第一凹槽内的第一插塞结构；位于第三凹槽内的第二插塞结构；位于第二凹槽内和第四凹槽内的第一金属结构。

3、可选的，所述衬底包括第一区和位于第一区两侧的第二区；所述底层金属结构包括：位于第一区上的若干第一金属层和若干第二金属层，若干所述第一金属层和若干所述第二金属层沿平行于衬底表面的第一方向交替平行排列；分别位于第一区两侧第二区上的第一导电层和第二导电层，所述第一导电层和所述第二导电层平行于第一方向，若干所述第一金属层与第一导电层连接，若干所述第二金属层与第二导电层连接，且所述第一金属层与第二导电层之间具有间距，所述第二金属层与第一导电层之间具有间距；所述第一开口结构的延伸方向与第一金属层和第二金属层的延伸方向平行；所述第三凹槽暴露出所述第二导电层顶部表面和第一导电层顶部表面。

4、可选的，所述第一开口结构位于第一金属层上和第二金属层上的第一介质层内；所述第二开口结构位于第一导电层上和第二导电层上的第一介质层内。

5、可选的，所述第四凹槽的延伸方向平行于第一方向；所述第一金属结构包括：分别位于若干第二凹槽内的第三金属层和第四金属层，所述第三金属层位于第一金属层上，所述第四金属层位于第二金属层上；分别位于若干第四凹槽内的第三导电层和第四导电层，所述第三导电层位于第一导电层上，所述第四导电层位于第二导电层上，若干所述第四金属层与第三导电层连接，若干所述第三金属层与第四导电层连接，所述第三金属层与第三导电层之间具有间距，所述第四金属层与第四导电层之间具有间距。

6、可选的，所述第二插塞结构包括位于第一导电层上的第一插塞以及位于第二导电层上的第二插塞；所述第三金属层通过第四导电层、第二插塞和第二导电层与第二金属层电连接，所述第四金属层通过第三导电层、第一插塞和第一导电层与第一金属层电连接。

7、可选的，还包括：位于第一金属结构上的第二金属结构，所述第一金属结构和第二金属结构的数量为若干个，若干所述第一金属结构和若干所述第二金属结构沿垂直于衬底表面的方向上垂直交替排列。

8、可选的，所述第二金属结构包括：若干沿第一方向交替平行排列的第五金属层和第六金属层，所述第五金属层位于第三金属层上，所述第六金属层位于第四金属层上；位于第三导电层上的第五导电层，位于第四导电层上的第六导电层，所述第五导电层和所述第六导电层平行于第一方向，若干所述第五金属层与第五导电层连接，若干所述第六金属层与第六导电层连接，且所述第五金属层与第六导电层之间具有间距，所述第六金属层与第五导电层之间具有间距；位于第五金属层底部和第六金属层底部的第二增附层。

9、可选的，还包括：位于第三导电层上的第三插塞，位于第四导电层上的第四插塞；所述第五金属层通过第五导电层、第三插塞和第三导电层与第四金属层电连接，所述第六金属层通过第六导电层、第四插塞和第四导电层与第三金属层电连接；所述第二增附层的深度小于所述第三插塞和第四插塞的深度。

10、可选的，所述第三金属层在衬底上的投影与所述第一金属层在衬底上的投影部分重合，所述第四金属层在衬底上的投影与所述第二金属层在衬底上的投影部分重合。

11、可选的，所述第三凹槽在衬底上的投影图形为矩形。

12、可选的，所述第一凹槽在第一方向上的尺寸小于所述第三凹槽投影图形的边长。

13、可选的，所述第二凹槽的深度和第四凹槽的深度相同。

14、可选的，所述第一凹槽在第二方向上的尺寸小于所述第二凹槽在第二方向上的尺寸。

15、可选的，所述第一凹槽的深度为所述第三凹槽深度的30％～70％。

16、相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底、位于基底上的器件结构以及位于器件结构上的导电层；在衬底上形成底层金属结构，所述底层金属结构与所述导电层电连接；在底层金属结构上形成第一介质层；在底层金属结构上的第一介质层内形成第一开口结构，所述第一开口结构的延伸方向与底层金属结构的延伸方向平行，所述第一开口结构包括第一凹槽和位于第一凹槽顶部的第二凹槽，所述第一凹槽在衬底上的投影位于所述第二凹槽在衬底上的投影范围内，所述第一凹槽底部暴露出所述第一介质层表面；在底层金属结构上的第一介质层内形成第二开口结构，所述第二开口结构包括第三凹槽和位于第三凹槽顶部的第四凹槽，所述第三凹槽在衬底上的投影位于所述第四凹槽在衬底上的投影范围内，所述第三凹槽暴露出所述底层金属结构顶部表面，所述第一凹槽的深度小于所述第三凹槽的深度；在第一凹槽内形成第一插塞结构；在第三凹槽内形成第二插塞结构；在第二凹槽内和第四凹槽内形成第一金属结构。

17、可选的，所述衬底包括第一区和位于第一区两侧的第二区；所述底层金属结构包括：位于第一区上的若干第一金属层和若干第二金属层，若干所述第一金属层和若干所述第二金属层沿平行于衬底表面的第一方向交替平行排列；分别位于第一区两侧第二区上的第一导电层和第二导电层，所述第一导电层和所述第二导电层平行于第一方向，若干所述第一金属层与第一导电层连接，若干所述第二金属层与第二导电层连接，且所述第一金属层与第二导电层之间具有间距，所述第二金属层与第一导电层之间具有间距；所述第一开口结构的延伸方向与第一金属层和第二金属层的延伸方向平行；所述第三凹槽暴露出所述第二导电层顶部表面和第一导电层顶部表面。

18、可选的，所述第一开口结构位于第一金属层上和第二金属层上的第一介质层内；所述第二开口结构位于第一导电层上和第二导电层上的第一介质层内。

19、可选的，所述第四凹槽的延伸方向平行于第一方向；所述第一金属结构包括：分别位于若干第二凹槽内的第三金属层和第四金属层，所述第三金属层位于第一金属层上，所述第四金属层位于第二金属层上；分别位于若干第四凹槽内的第三导电层和第四导电层，所述第三导电层位于第一导电层上，所述第四导电层位于第二导电层上，若干所述第四金属层与第三导电层连接，若干所述第三金属层与第四导电层连接，所述第三金属层与第三导电层之间具有间距，所述第四金属层与第四导电层之间具有间距。

20、可选的，所述第二插塞结构包括位于第一导电层上的第一插塞以及位于第二导电层上的第二插塞；所述第三金属层通过第四导电层、第二插塞和第二导电层与第二金属层电连接，所述第四金属层通过第三导电层、第一插塞和第一导电层与第一金属层电连接。

21、可选的，还包括：在第一金属结构上形成第二金属结构，所述第一金属结构和第二金属结构的数量为若干个，若干所述第一金属结构和若干所述第二金属结构沿垂直于衬底表面的方向上垂直交替排列；所述第二金属结构包括：若干沿第一方向交替平行排列的第五金属层和第六金属层，所述第五金属层位于第三金属层上，所述第六金属层位于第四金属层上；位于第三导电层上的第五导电层，位于第四导电层上的第六导电层，所述第五导电层和所述第六导电层平行于第一方向，若干所述第五金属层与第五导电层连接，若干所述第六金属层与第六导电层连接，且所述第五金属层与第六导电层之间具有间距，所述第六金属层与第五导电层之间具有间距；位于第五金属层底部和第六金属层底部的第二增附层。

22、可选的，还包括：形成位于第三导电层上的第三插塞，位于第四导电层上的第四插塞；所述第五金属层通过第五导电层、第三插塞和第三导电层与第四金属层电连接，所述第六金属层通过第六导电层、第四插塞和第四导电层与第三金属层电连接；所述第二增附层的深度小于所述第三插塞和第四插塞的深度。

23、可选的，所述第三金属层在衬底上的投影与所述第一金属层在衬底上的投影部分重合，所述第四金属层在衬底上的投影与所述第二金属层在衬底上的投影部分重合。

24、可选的，所述第三凹槽在衬底上的投影图形为矩形。

25、可选的，所述第一凹槽在第一方向上的尺寸小于所述第三凹槽投影图形的边长。

26、可选的，所述第二凹槽的深度和第四凹槽的深度相同。

27、可选的，所述第一凹槽在第二方向上的尺寸小于所述第二凹槽在第二方向上的尺寸。

28、可选的，所述第一凹槽的深度为所述第三凹槽深度的20％～80％。

29、可选的，所述第一开口结构和第二开口结构同时形成；所述第一开口结构和第二开口结构的形成方法包括：在第一介质层上形成第一图形化层，所述第一图形化层内具有若干第三开口和第四开口，所述第四开口的延伸方向与第二方向平行，所述第二方向平行于衬底表面且与所述第一方向垂直，所述第四开口在第一方向上的尺寸小于所述第三开口在第一方向和第二方向上的尺寸；以所述第一图形化层为掩膜刻蚀所述第一介质层，在第一介质层内形成初始第一凹槽和初始第三凹槽，所述初始第一凹槽的深度小于所述初始第三凹槽的深度；在第一介质层上形成第二图形化层，所述第二图形化层内具有第五开口和第六开口，所述第五开口暴露出初始第三凹槽顶部表面和部分第一介质层表面，所述第五开口的延伸方向平行于第一方向，所述第六开口暴露出所述初始第一凹槽顶部表面和部分第一介质层表面，所述第六开口的延伸方向平行于第二方向；以所述第二图形化层为掩膜刻蚀所述第一介质层，形成第一凹槽和位于第一凹槽顶部的第二凹槽，形成第三凹槽和位于第三凹槽顶部的第四凹槽。

30、可选的，所述第四开口在第一方向上的尺寸小于所述第三开口在第一方向和第二方向上的尺寸，所述第四开口在第一方向上的尺寸为所述第三开口在第一方向和第二方向上的尺寸的30％～70％。

31、可选的，以所述第一图形化层为掩膜刻蚀所述第一介质层的工艺包括干法刻蚀工艺；以所述第二图形化层为掩膜刻蚀所述第一介质层的工艺包括干法刻蚀工艺。

32、可选的，所述第一插塞结构、第二插塞结构和第一金属结构同时形成；所述第一插塞结构、第二插塞结构和第一金属结构的形成方法包括：在所述第一凹槽内、第二凹槽内、第三凹槽内、第四凹槽内和第一介质层上形成金属材料层；平坦化第一金属结构所述第一插塞结构金属材料层，直至暴露出第一介质层顶部表面，形成所述第一插塞结构、第二插塞结构和第一金属结构。

33、与现有技术相比，本发明的技术方案具有以下有益效果：

34、本发明的技术方案，通过在所述第一金属结构底部形成第一插塞结构，一方面，所述第一插塞结构减少了第一金属结构和底层金属结构之间的间距，使得所述第一金属结构和底层金属结构之间的电容增大；另一方面，所述第一插塞结构和第一金属结构整体的横截面面积增大，从而使得相同层的第一金属结构之间的电容增大，进而增加了半导体结构整体的电容；再一方面，所述第一插塞结构的形成工艺与形成第二插塞结构和第一金属结构的工艺适配，无需增加额外的工艺流程。

35、进一步，所述第一凹槽在第二方向上的尺寸小于所述第二凹槽在第二方向上的尺寸。以避免后续在第一凹槽内形成的第一插塞结构与第二插塞结构接触而发生短路。

36、进一步，所述第一凹槽的深度小于所述第三凹槽的深度。以确保后续在所述第一凹槽内形成的第一插塞结构能够与底层金属结构电隔离。

37、进一步，还包括：在第一金属结构上形成第二金属结构，所述第一金属结构和第二金属结构的数量为若干个，若干所述第一金属结构和若干所述第二金属结构沿垂直于衬底表面的方向上垂直交替排列。由于所述第一金属结构底部具有第一插塞结构，所述第二金属结构底部具有第二增附层，一方面，所述第一插塞结构和第二增附层缩短了第一金属结构、底层金属结构和第二金属结构相互之间的间距，使得第一金属结构、底层金属结构和第二金属结构相互之间的电容增大；另一方面，所述第一插塞结构和第一金属结构整体的横截面面积增大，所述第二增附层和第二金属结构整体的横截面面积增大，从而使得相同层的所述第一金属结构之间的电容增大，使得相同层的所述第二金属结构之间的电容增大，进而增加了半导体结构整体的电容。