半导体工艺中消除电容漏电的方法、电容和半导体器件与流程

1.本发明涉及半导体制造技术领域，更为具体的，涉及一种半导体工艺中消除电容漏电的方法、电容和半导体器件。


背景技术：

2.随着半导体存储器件集成度越来越大，其中构成存储器件的电容的尺寸不断减小。随之制作尺寸减小的电容的工艺过程也变得更加困难。尺寸减小的电容器因为电容值变小，还会导致内存刷新等发生问题。
3.电容器虽然确保电容的值很重要，但是使电容器的绝缘体泄漏不发生也是非常重要的。使用现在的zro
x
，al2o
x
，hfo
x
等的含有“o”原子的绝缘体的电容器如果在后续工艺中流入“h”氢原子的话，会发生氧空位，氧空位会诱发电容器的泄漏，使电容器的功能低下。


技术实现要素：

4.本发明的目的在于克服现有技术的不足，提供一种半导体工艺中消除电容漏电的方法、电容和半导体器件，解决了半导体工艺中电容器的泄漏问题，可以提高器件制作的集成度和便于提高设计余量，使用电容器的半导体器件集成度变高，可以确保电容值稳定和内存刷新性能。
5.本发明的目的是通过以下方案实现的：一种半导体器件制造工艺中消除电容漏电的方法，包括步骤：在制造半导体器件的电容器时，将电容器的第一电极制造为含h原子阻挡层的电极结构。
6.进一步地，所述h原子阻挡层为钨层。
7.进一步地，所述电极结构为多金属层结构。
8.进一步地，所述含h原子阻挡层的电极结构为含钨层的多金属层结构。
9.进一步地，所述多金属层结构在制造电容器的第一电极时，在蒸镀金属层时制造所述多金属层结构。
10.进一步地，所述含钨层的多金属层结构具体为tin/w/tin的积层结构，w表示金属钨，tin表示氮化钛，钨层夹在两层氮化钛之间。
11.进一步地，所述第一电极为上部电极。
12.一种电容，包括电极结构，所述电极结构为多金属层结构，且在所述多金属层结构中含有h原子阻挡层。
13.一种半导体器件，包括如上所述的电容，且电容为含有h原子阻挡层的多金属层结构电极的电容。
14.进一步地，所述半导体器件为存储器件。
15.本发明的有益效果包括：（1）本发明解决了半导体工艺中电容器的泄漏问题，可以提高器件制作的集成度和便于提高设计余量，使用电容器的半导体器件集成度变高。
16.（2）应用本发明可以改善内存刷新性能。在具体实施例中，应用本本发明制作的dram器件，增大了dram内存刷新值。
17.（3）相比现有技术，应用本发明实现集成度高的存储器件，可以确保电容值稳定和内存刷新性能。
18.（4）本发明可以防止在电容器以后的工艺发生的所有杂质向下部层扩散的问题。
附图说明
19.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
20.图1为现有技术存在的技术问题的说明示意图；图2为现有技术方案的示意图；图3为本发明提供的技术方案的示意图；在图2、图3中，处理层为英文treatment的中文翻译，多介质层为multi-dielectrics的中文翻译，界面处理层为interface treatment的中文翻译，b-sige层为掺硼sige材料，poly-gesi层为聚gesi材料。
具体实施方式
21.本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。
22.下面根据附图1~图3，对本发明的技术问题、技术构思、工作原理、工作过程和有益效果作进一步详细、充分地说明。
23.电容器是用于半导体存储器件的非常重要的元件。随着半导体存储器件的集成度越来越大，其中组成的电容器的尺寸不断减小，制造电容器的过程也更难，电容器的电容值变少导致内存刷新等出现问题。
24.所以就算电容器尺寸变小，也要使电容值没有问题。秉承这一技术思路来设计器件和制造应用工艺过程。本发明提出了制造应用工艺过程，从提供了从根本上解决该问题的方法。
25.在实际应用时，电容器制造中虽然提高电容值很重要，但是防止泄漏发生也非常重要。由于被用作电容器的绝缘体的zro2，al2o3， hfo2等若有在后续工艺中发生“h”流入的话，会生成氧空位问题，发生泄漏。因此本发明控制在后续工艺中所发生的“h”原子流入，扼制绝缘体泄漏，改良绝缘体特性，提出了有关控制这种“h”原子的方法的技术方案，即本发明实施例提出了防止电容器泄漏发生的方法。
26.如图1所示，在进行sige沉积以及生成钝化富h2的hdp薄膜时，“h
2”向下部电介质内扩散，h2和电介质内“o”原子反应，由此导致电介质内发生氧空位，成为泄漏来源。
27.在制造现有半导体器件时，如图2所示，在晶圆上制造电容器的现有方法如下：1)为了制造电容器，蒸镀teos，bpsg，psg等的mold oxide。
28.2)为了对mold oxide进行图案化，进行mask, etch工艺。
29.3)为了制造电容器的下部电极，蒸镀金属层(tin)。
30.4)为了制造电容器的绝缘体，蒸镀绝缘体物质。绝缘体物质使用zro2，al2o3，hfo2等。
31.5)为了制造电容器的上部电极，蒸镀金属层(tin)。
32.6)在上部tin上蒸镀sige物质。生成sige薄膜时，源极气体里包含很多“h”气，“h”向下部层扩散。“h”制造氧空位，生成大的电容泄漏。
33.本发明提供在制造半导体器件时，在晶圆上制造电容器时制造没有电容器泄漏的新工艺方法，如图3所示，工作原理和过程如下：1)为了制造电容器，蒸镀teos，bpsg，psg等的mold oxide。
34.2)为了对金属氧化成进行图案化时，进行mask, etch工艺。
35.3)为了制造电容器的下部电极，蒸镀金属层(tin)。
36.4)为了制造电容器的绝缘体，蒸镀绝缘体物质。
37.绝缘体物质使用zro2，al2o3，hfo2等。
38.5)为了制造电容器的上部电极，在蒸镀metal时制造multi-metal电极。
39.其中，多金属层结构电极结构组成：tin/w/tin，w 薄膜生成一定厚度，并可以和单个tin薄膜厚度一样，这个薄薄的w 薄膜是用来防止“h”扩散进入下部层。
40.6) 在上部tin上蒸镀sige物质。
41.生成sige薄膜时发生的“h”气，因为w薄膜（w层）无法扩散到绝缘体。因此，预防了由“h”导致的氧空位和预防了电容器泄漏的发生。
42.在实际应用时，作为本发明的一种实施例，即提供一种半导体工艺中消除电容漏电的方法，包括步骤：在制造半导体器件的电容器时，将电容器的第一电极制造为含h原子阻挡层的电极结构。
43.在实际应用时，作为可选的实施方案，所述h原子阻挡层为钨层。
44.在实际应用时，作为可选的实施方案，所述电极结构为多金属层结构。
45.在实际应用时，作为可选的实施方案，所述含h原子阻挡层的电极结构为含钨层的多金属层结构。
46.在实际应用时，作为可选的实施方案，所述多金属层结构在制造电容器的第一电极时，在蒸镀金属层时制造所述多金属层结构。
47.在实际应用时，作为可选的实施方案，所述含钨层的多金属层结构具体为tin/w/tin的积层结构，w表示金属钨，tin表示氮化钛，钨层夹在两层氮化钛之间。
48.在实际应用时，作为可选的实施方案，所述第一电极为上部电极。
49.本发明实施例提供一种电容，包括电极结构，所述电极结构为多金属层结构，且在所述多金属层结构中含有h原子阻挡层。
50.本发明实施例提供一种基于如上所述电容（该电容为含有h原子阻挡层的多金属层结构电极的电容）的半导体器件，例如存储器件等。
51.本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。
52.上述技术方案只是本发明的一种实施方式，对于本领域内的技术人员而言，在本发明公开了应用方法和原理的基础上，很容易做出各种类型的改进或变形，而不仅限于本发明上述具体实施方式所描述的方法，因此前面描述的方式只是优选的，而并不具有限制
性的意义。
53.除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。