一种屏蔽栅MOSFET(SGT)的制作方法与流程

一种屏蔽栅mosfet(sgt)的制作方法
技术领域
1.本发明涉及半导体器件制备技术领域，特别涉及一种屏蔽栅mosfet(sgt)的制作方法。


背景技术：

2.sgt(split gate transistor)是最近10年发展起来的一种新型功率mosfet器件，主要是为了降低器件的导通损耗。
3.对于传统的trench mosfet而言，导通损耗主要是器件的沟道电阻和漂移区电阻。沟道电阻可以通过增加器件栅极密度来降低；而漂移区电阻受一维电场的限制，不太容易降下来。对于sgt而言，延伸的栅极相当于一个场板，且延伸的栅极下面的氧化层比较厚，这样有效地舒缓了漂移区里的电场集中，提高了器件的击穿电压(换言之，对于相同的击穿电压，sgt可以采用掺杂浓度更高的外延层，这样就可以降低器件的漂移区电阻，从而降低器件整个导通电阻)。
4.另外一个因素就是传统的trench mosfet有较大的栅漏电容cgd(栅极和漏极之间仅有一层薄的栅氧化层)，高密度的栅极结构会导致高的栅漏电容cgd，这样会导致高的开关损耗；对sgt而言，栅极和漏极之间是场板下面的厚氧化层(要比栅氧化层厚得多)，故cgd也比较小。
5.参见图1a至图1i，传统的屏蔽栅mosfet(sgt)的制作方法，包括如下步骤：1)深槽刻蚀(参见图1a)；2)深槽填充(厚氧化及多晶硅淀积)(参见图1b)；
6.3)第一次多晶硅刻蚀(etchback)(参见图1c)；4)第一次多晶硅刻蚀至凹槽内(recess)(参见图1d和图1e)；5)栅氧化(参见图1d)；6)第二次多晶硅(gate polysilicon)填充(参见图1g)；7)第二次多晶硅(gate polysilicon)刻蚀(参见图1h和图1i)。
7.上述传统sgt制程的缺点是：
8.1)第一次多晶硅刻蚀之后，无损去除沟槽内的氧化层比较困难；
9.2)受制程限制，第一层多晶硅与第二层多晶硅之间的氧化层的厚度比较薄。


技术实现要素：

10.本发明所要解决的技术问题在于针对上述现有技术所存在的不足而提供一种新的屏蔽栅mosfet(sgt)的制作方法。
11.为了实现上述发明目的，本发明的屏蔽栅mosfet(sgt)的制作方法，包括如下步骤：
12.步骤1：准备衬底及外延材料，其中外延材料位于衬底之上；
13.步骤2：在外延材料的表面上进行第一次氧化，形成一层第一氧化层；
14.步骤3：在第一氧化层上蚀刻出第一次沟槽，该第一次沟槽穿透第一氧化层进入外延材料中；
15.步骤4：在第一氧化层和第一次沟槽侧壁及底部淀积一层si3n4层；
16.步骤5：etchback刻蚀掉第一氧化层上及沟槽底部的si3n4层，在第一次沟槽的侧壁形成si3n4侧墙(spacer)；
17.步骤6：以第一氧化层和si3n4侧墙为屏蔽层，在第一次沟槽的槽底蚀刻出第二次沟槽；
18.步骤7：对第二次沟槽的侧壁和底部进行第二次氧化，形成第二氧化层；
19.步骤8：在第二氧化层、第一氧化层和si3n4侧墙表面淀积第一层多晶硅；第一层多晶硅填满第一次沟槽和第二次沟槽；
20.步骤9：etchback去除第一层多晶硅，仅保留第二次沟槽内的第一层多晶硅；
21.步骤10：对沟槽内的第一层多晶硅的外露表面进行第三次氧化，在沟槽内的第一层多晶硅的外露面上形成第三氧化层；
22.步骤11：蚀刻掉si3n4侧墙，将第一次沟槽的侧壁露出来；
23.步骤12：对蚀刻掉si3n4侧墙所露出的外延材料表面进行第四次氧化(栅氧化)，形成第四氧化层(栅氧化层)；
24.步骤13：在第一氧化层表面以及第三氧化层、第四氧化层(栅氧化层)表面淀积第二层多晶硅(gate polysilicon)；第二层多晶硅(gate polysilicon)填满第一次沟槽；
25.步骤14：etchback蚀刻掉所保留第一氧化层表面上的第二层多晶硅，保留第三氧化层、第四氧化层(栅氧化层)表面淀积的第二层多晶硅(gate polysilicon)；
26.步骤15：在外延材料表面上制作p-body层和n+/p+层，其中n+/p+层位于p-body的上表面；p+区域位于n+区域的中间；
27.步骤16；在n+/p+层的表面上淀积cvd层并在cvd层上对应每一n+/p+层中间位置进行source开孔，露出p+区域和相邻部分n+区域；
28.步骤17：在cvd层上进行金属化。
29.在本发明的一个优选实施例中，所述第一次沟槽的宽度要比第二次沟槽的宽度要宽。
30.在本发明的一个优选实施例中，在蚀刻出第二次沟槽时，以spacer和sio2为屏蔽层。
31.在本发明的一个优选实施例中，所述spacer材料是si3n4材料。
32.由于采用了如上的方法，本发明具有以下优点：1)第二次氧化时，在spacer侧壁上几乎不会生长sio2，所以第一次多晶硅刻蚀之后可以非常容易去除侧壁上的氧化层；2)第一次多晶硅刻蚀之后，采用热氧化的方法，可以非常方便生长厚的隔离氧化层(第三氧化层)，这样就很好地避免了之前两层多晶硅之间隔离氧化层太薄的问题。
附图说明
33.图1a至图1i为传统的屏蔽栅mosfet(sgt)的制作方法的示意图。
34.图2a至图2n为本发明的屏蔽栅mosfet(sgt)的制作方法的示意图。
具体实施方式
35.以下结合附图和具体实施方式来进一步描述本发明。
36.参见2a至图2n，本发明的屏蔽栅mosfet(sgt)的制作方法，包括如下步骤：
37.步骤1：参见图2a，准备衬底1及外延材料2，形成n+衬底1和n-外延层2，其中n-外延层2位于n+衬底1之上；
38.步骤2：参见图2b，在n-外延层2的表面2a上进行第一次氧化，形成一层第一氧化层3；
39.步骤3：参见图2c，在第一氧化层3上蚀刻出第一次沟槽4，该第一次沟槽4穿透第一氧化层3进入n-外延层2中；
40.步骤4：参见图2d，在第一氧化层3和第一次沟槽4侧壁及底部淀积一层si3n4层5；
41.步骤5：参见图2e，etchback去掉第一氧化层3上及沟槽底部的si3n4层5，在第一次沟槽4的侧壁形成si3n4侧墙6；
42.步骤6：参见图2f，以第一氧化层3和si3n4侧墙6为屏蔽层，在第一次沟槽4的底部蚀刻出第二次沟槽7；
43.步骤7：参见图2g，对第二次沟槽7的侧壁和底部进行第二次氧化，形成第二氧化层8；
44.步骤8：参见图2g，在第二氧化层8、第一氧化层3和si3n4侧墙6表面淀积第一层多晶硅9；第一层多晶硅9填满第一次沟槽4和第二次沟槽7；
45.步骤9：参见图2h，etchback去除第一层多晶硅，仅保留第二沟槽7内的第一层多晶硅9；
46.步骤10：参见图2i，对第一层多晶硅9的外露表面进行第三次氧化，在第一层多晶硅9的外露面上形成第三氧化层10；
47.步骤11：参见图2j，蚀刻掉si3n4侧墙6，露出第一次沟槽4的侧壁；
48.步骤12：参见图2k，对第一次沟槽4的侧壁进行第四次氧化(栅氧化)，形成第四氧化层11(栅氧化层)；
49.步骤13：参见图2k，在第一氧化层3表面以及第三氧化层10、第四氧化层11(栅氧化层)表面淀积第二层多晶硅12(栅极多晶硅)；第二层多晶硅12(栅极多晶硅)填满第一次沟槽4；
50.步骤14：参见图2l，etchback蚀刻掉所保留第一氧化层3表面上的第二层多晶硅12，保留第三氧化层10、第四氧化层11(栅氧化层)表面淀积的第二层多晶硅12(栅极多晶硅)；
51.步骤15：参见图2m，在外延材料上制作p-body层和n+/p+层，其中n+/p+层位于p-body的上表面；p+区域位于n+区域的中间；
52.步骤16；参见图2n，在n+/p+层的表面上淀积cvd层13并在cvd层13上对应每一n+/p+层中间位置进行source开孔，露出p+层和相邻部分n+区域；
53.步骤17：参见图2n，在cvd层13上进行金属化。