一种降低FinFET源漏接触电阻的复合工艺方法与流程

一种降低finfet源漏接触电阻的复合工艺方法
技术领域
1.本发明涉及半导体技术领域，特别是涉及一种降低finfet源漏接触电阻的复合工艺方法。


背景技术：

2.在14纳米三维器件finfet(14nm ff)的mol中，尽可能降低源漏接触模块的接触电阻(rc)能够缓解器件在源漏尺寸上的微缩压力，且利于有效降低信号的延迟，最终为其设计提供更多的可能性。
3.14nm ff的源漏接触面非常小，可认为电流均匀流过源漏接触区。此时rc正比于接触电阻率(ρc)，反比于接触面积(ac)。现通常采用降低源漏接触电阻率(ρc)的手段来改善源漏的接触特性。即在mol淀积接触金属ti，使用浸润退火工艺形成ti2si低阻相，并辅以极薄的tin作为w塞的扩散阻挡层。但在实际生产过程中，tem&eds切片结果显示，当淀积ti/tin的清洗工艺窗口不够时，氧化物残留会出现在m0a-epi接触区域上。hv失效模型结果显示sigle bit(sb)失效率上升；另一方面，wat结果显示zillion dense array(zda)的开启电流ion变低及dense array(da)开启电阻ron变高现象。这主要是由m0a-epi的rc上升造成。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种降低finfet源漏接触电阻的复合工艺方法，用于解决现有技术中的finfet工艺中，因外延层被氧化造成源漏接触电阻增大的问题。
5.为实现上述目的及其他相关目的，本发明提供一种降低finfet源漏接触电阻的复合工艺方法，至少包括：
6.步骤一、提供硅基底，所述硅基底上形成有多个fin结构，所述每个fin结构上形成有外延结构，所述外延结构的表面形成有氧化层；
7.步骤二、对所述外延结构表面的所述氧化层进行pcxt预清洗，使得所述氧化层的厚度变薄；
8.步骤三、对进行pcxt预清洗后的所述外延结构表面的所述氧化层进行siconi清洗。使得所述氧化层的厚度进一步变薄；
9.步骤四、对进行siconi清洗后的所述外延结构表面的所述氧化层进行湿法清洗，直至所述氧化层被完全去除为止。
10.优选地，步骤二中进行的所述pcxt预清洗为干法刻蚀，且该干法刻蚀为等离子刻蚀。
11.优选地，步骤二中采用等离子刻蚀所述氧化层的方法为，采用氩离子轰击所述氧化层的表面。
12.优选地，步骤三中进行siconi清洗的过程中通入的气体包括nf3和nh3，其中nf3和nh3形成自由基与所述氧化层进行反应，在大于30℃的条件下形成(nh4)2sif6(s)。
13.优选地，步骤三中的(nh4)2sif6(s)在大于100℃的条件下分解为sif4、nh3以及hf气体。
14.优选地，步骤四结束后形成的所述finfet的nmos结构的接触电阻降价44.28％。
15.优选地，步骤四结束后形成的所述finfet的pmos结构的接触电阻降价24.04％。
16.如上所述，本发明的降低finfet源漏接触电阻的复合工艺方法，具有以下有益效果：本发明的方法结合pcxt氩离子体轰击及与siconi湿法刻蚀手段的结合，以去除外延结构上的氧化层残留物，为在ti/tin沉积以及tisi soak退火结束后形成tisi低阻相提供了有利的界面条件，最终起到了有效降低源漏接触电阻的作用。
附图说明
17.图1显示为本发明中形成于fin结构上的外延结构的示意图；
18.图2显示为本发明中对外延结构上的氧化层进行pcxt预清洗的示意图；
19.图3显示为本发明中对氧化层进行siconi清洗的示意图；
20.图4显示为本发明中对氧化层进行湿法清洗后完全去除氧化层的结构示意图；
21.图5显示为本发明中的降低finfet源漏接触电阻的复合工艺方法流程图。
具体实施方式
22.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
23.请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
24.本发明提供一种降低finfet源漏接触电阻的复合工艺方法，如图5所示，图5显示为本发明中的降低finfet源漏接触电阻的复合工艺方法流程图，该方法至少包括以下步骤：
25.步骤一、提供硅基底，所述硅基底上形成有多个fin结构，所述每个fin结构上形成有外延结构，所述外延结构的表面形成有氧化层；如图1所示，图1显示为本发明中形成于fin结构上的外延结构的示意图。该步骤一中所述硅基底01上形成有多个fin结构02，所述每个fin结构02上形成有外延结构03，所述外延结构03的表面形成有氧化层04。
26.步骤二、对所述外延结构表面的所述氧化层进行pcxt预清洗，使得所述氧化层的厚度变薄；如图2所示，图2显示为本发明中对外延结构上的氧化层进行pcxt预清洗的示意图。该步骤二对所述外延结构03表面的所述氧化层04进行pcxt预清洗，使得所述氧化层04的厚度变薄。以现有技术中所述氧化层厚度为10埃为基准，进行步骤二的pcxt预清洗后，所述氧化层的厚度变薄。
27.本发明进一步地，本实施例的步骤二中进行的所述pcxt预清洗为干法刻蚀，且该干法刻蚀为等离子刻蚀。
28.本发明进一步地，如图2所示，本实施例的步骤二中采用等离子刻蚀所述氧化层04的方法为，采用氩离子轰击所述氧化层04的表面。
29.步骤三、对进行pcxt预清洗后的所述外延结构表面的所述氧化层进行siconi清洗。使得所述氧化层的厚度进一步变薄；如图3所示，图3显示为本发明中对氧化层进行siconi清洗的示意图。
30.本发明进一步地，本实施例的步骤三中进行siconi清洗的过程中通入的气体包括nf3和nh3，其中nf3和nh3形成自由基与所述氧化层04进行反应，在大于30℃的条件下形成(nh4)2sif6(s)。
31.本发明进一步地，本实施例的步骤三中的(nh4)2sif6(s)在大于100℃的条件下分解为sif4、nh3以及hf气体。使得所述氧化层的厚度进一步变薄。
32.步骤四、对进行siconi清洗后的所述外延结构表面的所述氧化层进行湿法清洗，直至所述氧化层被完全去除为止。如图4所示，图4显示为本发明中对氧化层进行湿法清洗后完全去除氧化层的结构示意图。
33.本发明进一步地，本实施例的步骤四结束后形成的所述finfet的nmos结构的接触电阻降价44.28％。
34.本发明进一步地，在其他实施例中，步骤四结束后形成的所述finfet的pmos结构的接触电阻降价24.04％。
35.综上所述，本发明在增加湿法清洗时长的基础上，结合pcxt ar
+
离子体轰击及与siconi湿法刻蚀手段结，以共同去除外延层上的氧化层残留物，为在ti/tin沉积以及tisi soak anneal结束后形成tisi低阻相提供了有利的界面条件，最终起到了有效降低源漏接触电阻的作用。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
36.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。