垂直沟道晶体管的制作方法

1.本公开涉及垂直沟道晶体管。


背景技术：

2.随着半导体器件的集成度提高，为了减小每个单位器件在俯视图中占据的面积，已经提出其中源极和漏极被垂直地布置的具有垂直沟道结构的器件，诸如垂直沟道阵列晶体管(vcat)(在下文被称为垂直沟道晶体管)。与水平沟道晶体管相比，通过垂直沟道晶体管可以在相同的面积中集成相对多数量的器件。由于垂直沟道晶体管与以前的器件相比具有不同的形式，所以利用现有材料的制造工艺可能变得非常复杂，并且可能需要高水平的制造技术。


技术实现要素：

3.提供了垂直沟道晶体管，该垂直沟道晶体管在导体与半导体之间的结、导体与绝缘体之间的结以及半导体与绝缘体之间的结中包括石墨烯。
4.然而，示例实施方式不限于此。
5.另外的方面将在以下的描述中被部分地阐述，并将部分地从该描述变得明显，或者可以通过实践本公开的所呈现的实施方式而获知。
6.根据一实施方式，一种垂直沟道晶体管可以包括：第一源/漏电极；第二源/漏电极，在第一方向上与第一源/漏电极间隔开；第一沟道图案，在第一源/漏电极和第二源/漏电极之间；第一栅电极，在第一沟道图案的侧表面上；第一栅绝缘层，在第一沟道图案和第一栅电极之间；以及第一石墨烯插入层，在第一源/漏电极和第一沟道图案之间。
7.在一些实施方式中，第一源/漏电极的表面的一部分可以在第一方向上面对第一栅绝缘层的表面，第一石墨烯插入层可以在第一栅绝缘层和第一源/漏电极之间在第二方向上延伸。第二方向可以与第一方向交叉。
8.在一些实施方式中，垂直沟道晶体管还可以包括在第一石墨烯插入层和第一沟道图案之间的第一附加源/漏电极。第一源/漏电极和第一附加源/漏电极可以包括彼此不同的材料。
9.在一些实施方式中，第一附加源/漏电极的表面的一部分可以在第一方向上面对第一栅绝缘层的表面，第一附加源/漏电极可以直接接触第一栅绝缘层。
10.在一些实施方式中，垂直沟道晶体管还可以包括在第二源/漏电极和第一沟道图案之间的第二石墨烯插入层。
11.在一些实施方式中，第一石墨烯插入层和第二石墨烯插入层中的至少一个的厚度可以为约0.34纳米(nm)至约3nm。
12.在一些实施方式中，第一石墨烯插入层和第二石墨烯插入层中的至少一个可以包括具有从约0.5nm至约100nm的尺寸的晶体。
13.在一些实施方式中，在第一石墨烯插入层和第二石墨烯插入层中的至少一个中具
有sp2键合结构的碳原子相对于全部碳原子的比例可以为50％至99％。
14.在一些实施方式中，第一石墨烯插入层和第二石墨烯插入层中的至少一个可以具有从约1.6g/cc至约2.1g/cc的密度。
15.在一些实施方式中，第二石墨烯插入层可以围绕第二源/漏电极。
16.在一些实施方式中，第一栅绝缘层可以围绕第一沟道图案的侧表面，第一栅电极可以沿着第一栅绝缘层延伸并围绕第一沟道图案。
17.在一些实施方式中，垂直沟道晶体管还可以包括：第二栅电极，隔着第一沟道图案与第一栅电极相对；以及第二栅绝缘层，在第二栅电极和第一沟道图案之间。
18.在一些实施方式中，垂直沟道晶体管还可以包括在第一源/漏电极上的钝化层。钝化层可以覆盖第二源/漏电极。第一石墨烯插入层的一部分可以在钝化层和第一源/漏电极之间。
19.在一些实施方式中，垂直沟道晶体管还可以包括在第二源/漏电极和第一沟道图案之间的第二石墨烯插入层。第二石墨烯插入层的一部分可以在钝化层和第二源/漏电极之间。
20.在一些实施方式中，垂直沟道晶体管还可以包括：第二沟道图案，隔着第一栅电极与第一沟道图案相对；以及第二栅绝缘层，在第一栅电极和第二沟道图案之间。第一沟道图案和第二沟道图案可以在第一源/漏电极和第二源/漏电极在第一方向上彼此面对的区域中。
21.在一些实施方式中，垂直沟道晶体管还可以包括：第二石墨烯插入层，在第二源/漏电极和第一沟道图案之间；第一绝缘图案，在第一栅电极和第一石墨烯插入层之间；第二绝缘图案，在第一栅电极和第二石墨烯插入层之间；以及第三沟道图案，在第二石墨烯插入层和第二绝缘图案之间。第一沟道图案、第二沟道图案和第三沟道图案可以构成单个结构。
22.根据一实施方式，一种垂直沟道晶体管可以包括：第一源/漏电极；在第一源/漏电极上的沟道图案；在沟道图案上的第二源/漏电极；第一石墨烯插入层，在第一源/漏电极和沟道图案之间；栅电极，在第一源/漏电极之上；以及栅绝缘层，在栅电极和沟道图案之间在沟道图案的侧壁上。第二源/漏电极可以在第一方向上与第一源/漏电极间隔开。栅电极可以在第一方向上与第一源/漏电极间隔开。
23.在一些实施方式中，沟道图案可以在第一源/漏电极和第二源/漏电极之间。
24.在一些实施方式中，第二石墨烯插入层可以在第二源/漏电极上。第二石墨烯插入层的表面可以面对第一源/漏电极的表面。
25.在一些实施方式中，栅电极可以在第一源/漏电极和沟道图案的一部分之间。
附图说明
26.从以下结合附图的描述，本公开的某些实施方式的以上和其它的方面、特征和优点将更加明显，附图中：
27.图1是根据一示例实施方式的垂直沟道晶体管的剖视图；
28.图2是根据一示例实施方式的垂直沟道晶体管的剖视图；
29.图3是根据一示例实施方式的垂直沟道晶体管的剖视图；
30.图4是根据一示例实施方式的垂直沟道晶体管的剖视图；
31.图5a和图5b是根据一些示例实施方式的垂直沟道晶体管的部分的平面图。
32.图6和图7是根据一些示例实施方式的电子系统的框图；以及
33.图8是根据一示例实施方式的电子电路的图。
具体实施方式
34.现在将详细参照实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。就此而言，当前的实施方式可以具有不同的形式并且不应被解释为限于这里阐述的描述。因此，下面通过参照附图仅描述实施方式以解释各方面。如这里所用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。当在一列元件之后时，诸如
“……
中的至少一个”的表述修饰整列元件，而不是修饰该列表中的个别元件。
35.当在本说明书中结合数值使用术语“约”或“基本上”时，所意欲的是相关数值包括在所陈述的数值附近的制造或操作公差(例如
±
10％)。此外，当结合几何形状使用词语“大体上”和“基本上”时，所意欲的是不要求几何形状的精确性，而是该形状的活动余地在本公开的范围内。此外，无论数值或形状是否被修饰为“约”或“基本上”，将理解，这些值和形状应当被解释为包括在所陈述的数值或形状附近的制造或操作公差(例如
±
10％)。
36.在下文，将参照附图详细描述本公开的实施方式。在附图中，相同的附图标记表示相同的元件，并且为了说明的清楚，每个元件的尺寸和厚度可以被夸大。另外，下面描述的实施方式仅是示例，并且可以由这些实施方式进行各种修改。
37.在下文，被描述为“在
……
上方”或“在
……
上”的事物不仅可以包括接触地直接在之上的事物，而且可以包括以非接触的方式在上方的事物。
38.以单数形式使用的表述涵盖复数表述，除非它在上下文中具有明显不同的含义。此外，除非明确地相反描述，否则词语“包括”和诸如“包含”或“包含
……
的”的变型将被理解为暗示包括所陈述的元件，但是不排除包括任何其它元件。
39.此外，说明书中使用的诸如
“……
单元”的术语是指处理至少一个功能或操作的单元。
40.在下文，应当理解，“a、b和c中的至少一个”包括“仅a”、“仅b”、“仅c”、“a和b”、“a和c”、“b和c”或“a、b和c”。
41.图1是根据一示例实施方式的垂直沟道晶体管的剖视图。
42.参照图1，可以提供垂直沟道晶体管11。垂直沟道晶体管11可以包括基板100、第一源/漏电极210、第二源/漏电极220、沟道图案300、第一栅电极410、第二栅电极420、第一栅绝缘层510、第二栅绝缘层520、钝化层600、第一石墨烯插入层710和第二石墨烯插入层720。基板100可以包括绝缘材料和/或半导体材料。例如，基板100可以是本征半导体基板、玻璃基板、蓝宝石基板或包括硅氧化物的基板。
43.第一源/漏电极210可以提供在基板100上。在本公开的一实施方式中，第一源/漏电极210可以是晶体管器件的源电极。第一源/漏电极210可以包括金属或金属合金。例如，第一源/漏电极210可以包括铜(cu)、钌(ru)、铝(al)、钴(co)、钨(w)、钼(mo)、钛(ti)、钽(ta)、镍(ni)、铂(pt)、铬(cr)或其合金。
44.第二源/漏电极220可以提供在第一源/漏电极210上。第二源/漏电极220可以在第一方向dr1上与第一源/漏电极210间隔开。例如，第一方向dr1可以垂直于基板100的顶表
面。当第一源/漏电极210是晶体管器件的源电极时，第二源/漏电极220可以是晶体管器件的漏电极。第二源/漏电极220可以包括金属或金属合金。例如，第二源/漏电极220可以包括cu、ru、al、co、w、mo、ti、ta、ni、pt、cr或其合金。
45.沟道图案300可以提供在第一源/漏电极210和第二源/漏电极220之间。沟道图案300可以包括半导体材料。例如，沟道图案300可以包括硅(si)、锗(ge)或硅锗(sige)。沟道图案300可以在第一方向dr1上延伸。沟道图案300的形状可以根据需要来确定。根据本公开的一实施方式，沟道图案300可以具有在第一方向dr1上延伸的柱状形状。例如，沟道图案300可以具有圆柱形状。根据本公开的一实施方式，沟道图案300可以具有在与第一方向dr1和第二方向dr2交叉的第三方向dr3上延伸的鳍状形状。
46.第一栅电极410和第二栅电极420可以分别提供在沟道图案300的一侧和另一侧。在本公开的一实施方式中，第一栅电极410和第二栅电极420可以是晶体管的栅电极。根据本公开的一实施方式，第一栅电极410和第二栅电极420可以连接到彼此。例如，图5a示出根据一些示例实施方式的图1中的垂直沟道晶体管11的一部分的示例的平面图。如图1和图5a中绘出的，沟道图案300可以具有柱状形状，第一栅电极410和第二栅电极420可以是围绕沟道图案300的一个栅电极的不同部分。
47.根据本公开的一实施方式，第一栅电极410和第二栅电极420可以彼此间隔开。例如，图5b示出根据一些示例实施方式的图1中的垂直沟道晶体管11的一部分的示例的平面图。如图1和图5b中绘出的，沟道图案300可以具有鳍状形状，第一栅电极410和第二栅电极420可以布置在沟道图案300的两侧以彼此间隔开。第一栅电极410和第二栅电极420可以包括导电材料。例如，第一栅电极410和第二栅电极420可以包括金(au)。当垂直沟道晶体管11被驱动时，相同的电压可以被施加到第一栅电极410和第二栅电极420。
48.第一栅绝缘层510可以提供在沟道图案300和第一栅电极410之间。第一栅绝缘层510可以包括绝缘材料。例如，第一栅绝缘层510可以包括硅氧化物(例如sio2)、硅氮化物(例如sin)、硅氮氧化物(例如sion)或高k材料(例如al2o3、hfo2、zro2)。
49.第二栅绝缘层520可以提供在沟道图案300和第二栅电极420之间。第二栅绝缘层520可以包括绝缘材料。例如，第二栅绝缘层520可以包括硅氧化物(例如sio2)、硅氮化物(例如sin)、硅氮氧化物(例如sion)或高k材料(例如al2o3、hfo2、zro2)。
50.根据本公开的一实施方式，第一栅绝缘层510和第二栅绝缘层520可以连接到彼此。例如，如图1和图5a中绘出的，第一栅绝缘层510和第二栅绝缘层520可以是围绕沟道图案300的侧表面的一个绝缘层的不同部分。可选地，根据本公开的一实施方式，如图1和图5b中绘出的，第一栅绝缘层510和第二栅绝缘层520可以彼此间隔开。
51.钝化层600可以提供在基板100上。钝化层600可以保护提供在基板100上的部件。例如，钝化层600可以覆盖第一栅电极410、第二栅电极420、第一源/漏电极210和第二源/漏电极220。钝化层600可以包括绝缘材料。例如，钝化层600可以包括硅氧化物(例如sio2)、硅氮化物(例如sin)或硅氮氧化物(例如sion)。
52.第一石墨烯插入层710可以提供在第一源/漏电极210和沟道图案300之间。第一石墨烯插入层710可以具有单层结构或其中堆叠多个层的多层结构。第一石墨烯插入层710可以包括纳米晶体石墨烯。纳米晶体石墨烯可以是包括具有比本征石墨烯的晶体的尺寸小的尺寸的晶体的石墨烯，本征石墨烯是常见的结晶石墨烯。纳米晶体石墨烯可以包括具有纳
米级尺寸(例如，从约0.5nm至约100nm)的晶体。在纳米晶体石墨烯中，具有sp2键合结构的碳原子相对于所有碳原子的比例可以为例如从约50％至约100％，例如从约50％至约99％。纳米晶体石墨烯可以包括例如从约1at％(原子百分比)至约20at％的氢。纳米晶体石墨烯的密度可以为例如从约1.6g/cc(克/立方厘米)至约2.1g/cc，纳米晶体石墨烯的薄层电阻可以例如大于约1000ohm/sq。第一石墨烯插入层710的厚度可以为从约0.34nm至约3nm。
53.第一石墨烯插入层710可以是欧姆接触层，其配置为在沟道图案300和第一源/漏电极210之间提供欧姆接触。第一石墨烯插入层710可以是限制和/或防止沟道图案300的掺杂剂扩散到第一源/漏电极210中的扩散阻挡物。例如，第一石墨烯插入层710可以限制和/或防止沟道图案300的磷(p)原子和氧(o)原子的扩散。
54.第一石墨烯插入层710可以延伸到在第一源/漏电极210和钝化层600之间的区域。第一石墨烯插入层710可以穿过在第一栅绝缘层510与第一源/漏电极210之间的区域和在第二栅绝缘层520与第一源/漏电极210之间的区域中的至少一个。根据本公开的一实施方式，第一石墨烯插入层710可以直接接触第一栅绝缘层510和第二栅绝缘层520中的至少一个。第一石墨烯插入层710可以沿着第一源/漏电极210的顶表面延伸。第一源/漏电极210和钝化层600可以通过第一石墨烯插入层710而彼此间隔开。第一石墨烯插入层710可以在第一源/漏电极210和钝化层600之间限制和/或防止第一源/漏电极210的材料扩散到钝化层600中(例如，电迁移)。第一石墨烯插入层710可以降低第一源/漏电极210的电阻并提高工艺稳定性。第一石墨烯插入层710可以是覆盖第一源/漏电极210的盖层。
55.第二石墨烯插入层720可以提供在第二源/漏电极220和沟道图案300之间。第二石墨烯插入层720可以包括纳米晶体石墨烯。第二石墨烯插入层720可以具有单层结构或其中堆叠多个层的多层结构。第二石墨烯插入层720的厚度可以为从约0.34nm至约3nm。第二石墨烯插入层720可以是欧姆接触层，其配置为在沟道图案300和第二源/漏电极220之间提供欧姆接触。第二石墨烯插入层720可以是限制和/或防止沟道图案300的掺杂剂扩散到第二源/漏电极220中的扩散阻挡物。例如，第二石墨烯插入层720可以限制和/或防止沟道图案300的p原子和o原子的扩散。
56.第二石墨烯插入层720可以延伸到在第二源/漏电极220和钝化层600之间的区域。根据本公开的一实施方式，第二石墨烯插入层720可以穿过在第一栅绝缘层510与第二源/漏电极220之间的区域和在第二栅绝缘层520与第二源/漏电极220之间的区域中的至少一个。例如，第二石墨烯插入层720可以直接接触第一栅绝缘层510和第二栅绝缘层520中的至少一个。第二石墨烯插入层720可以沿着第二源/漏电极220的表面(例如，底表面、顶表面和彼此相反的两个侧表面)延伸。第二石墨烯插入层720可以围绕第二源/漏电极220。第二源/漏电极220和钝化层600可以通过第二石墨烯插入层720而彼此间隔开。第二石墨烯插入层720可以在第二源/漏电极220和钝化层600之间限制和/或防止第二源/漏电极220的材料扩散到钝化层600中(例如，电迁移)。第二石墨烯插入层720可以降低第二源/漏电极220的电阻并提高工艺稳定性。第二石墨烯插入层720可以是覆盖第二源/漏电极220的盖层。
57.本公开可以提供垂直沟道晶体管11，其中在沟道图案300与源/漏电极210和220之间的欧姆接触层和扩散阻挡层以及覆盖源/漏电极210和220的盖层是石墨烯层。换言之，本公开可以提供垂直沟道晶体管11，其中石墨烯用于在导体与半导体之间的结、在导体与绝缘体之间的结以及在半导体与绝缘体之间的结。当欧姆接触层、扩散阻挡层和盖层包括不
同的材料时，需要多个沉积和图案化工艺。根据本公开，由于欧姆接触层、扩散阻挡层和盖层包括石墨烯(例如纳米晶体石墨烯)，所以可以简化整个制造工艺。
58.当欧姆接触层、扩散阻挡层和盖层包括不同的材料时，由于在沉积期间层的成分之间的混合，可能发生劣化。此外，在双层的情况下，可能出现层之间的非故意的电容，因此可能出现电噪声、传输速度延迟等。换言之，当欧姆接触层、扩散阻挡层和盖层包括不同的材料时，在欧姆接触层、扩散阻挡层和盖层之间可能发生串扰。
59.在本公开中，由于欧姆接触层、扩散阻挡层和盖层包括石墨烯(例如纳米晶体石墨烯)，所以可以限制和/或防止层之间的串扰。
60.图2是根据一示例实施方式的垂直沟道晶体管的剖视图。为了描述的简洁，可以不给出与以上参照图1给出的描述基本上相同的描述。
61.参照图2，可以提供垂直沟道晶体管12。垂直沟道晶体管12可以包括基板100、第一源/漏电极210、第二源/漏电极220、沟道图案300、第一栅电极410、第二栅电极420、第一栅绝缘层510、第二栅绝缘层520、钝化层600、第一石墨烯插入层710、第二石墨烯插入层720、第一附加源/漏电极810和第二附加源/漏电极820。
62.基板100、第一源/漏电极210、第二源/漏电极220、沟道图案300、第一栅电极410、第二栅电极420、第一栅绝缘层510、第二栅绝缘层520、钝化层600、第一石墨烯插入层710和第二石墨烯插入层720可以与以上参照图1描述的那些基本上相同。
63.第一附加源/漏电极810可以提供在第一石墨烯插入层710和沟道图案300之间。第一附加源/漏电极810可以延伸到在第一源/漏电极210和钝化层600之间的区域中。第一附加源/漏电极810可以穿过在第一栅绝缘层510与第一源/漏电极210之间的区域和在第二栅绝缘层520与第一源/漏电极210之间的区域中的至少一个。根据本公开的一实施方式，第一附加源/漏电极810可以直接接触第一栅绝缘层510和第二栅绝缘层520中的至少一个。第一附加源/漏电极810可以在第一方向dr1上面对沟道图案300、第一栅绝缘层510、第二栅绝缘层520和钝化层600。第一附加源/漏电极810可以包括与构成第一源/漏电极210的材料不同的材料。例如，第一附加源/漏电极810可以包括掺杂的半导体材料(例如，掺杂的si)。
64.第二附加源/漏电极820可以提供在第二石墨烯插入层720和沟道图案300之间。例如，第二附加源/漏电极820的顶表面和底表面可以分别直接接触第二石墨烯插入层720和沟道图案300。第二附加源/漏电极820的侧表面可以直接接触钝化层600。尽管图2示出第二附加源/漏电极820不提供在第一栅绝缘层510和第二栅绝缘层520上，但是本公开不限于此。根据另一实施方式，第二附加源/漏电极820可以延伸到在第一栅绝缘层510和第二栅绝缘层520上的区域。第二附加源/漏电极820可以包括与构成第二源/漏电极220的材料不同的材料。例如，第二附加源/漏电极820可以包括掺杂的半导体材料(例如，掺杂的si)。
65.本公开可以提供垂直沟道晶体管12，其中石墨烯用于在导体与半导体之间的结、在导体与绝缘体之间的结以及在半导体与绝缘体之间的结。
66.像以上参照图1、图5a和图5b描述的垂直沟道晶体管11一样，在一些实施方式中，垂直沟道晶体管12的第一栅电极410和第二栅电极420可以连接到彼此并提供一个栅电极(见图5a)，垂直沟道晶体管12的第一栅绝缘层510和第二栅绝缘层520可以连接到彼此并提供一个栅绝缘层(见图5a)。可选地，垂直沟道晶体管12的第一栅电极410和第二栅电极420可以隔着沟道图案300而彼此间隔开(见图5b)，垂直沟道晶体管12的第一栅绝缘层510和第
二栅绝缘层520可以隔着沟道图案300而彼此间隔开(见图5b)。
67.图3是根据一示例实施方式的垂直沟道晶体管的剖视图。为了描述的简洁，可以不给出与以上参照图1给出的描述基本上相同的描述。
68.参照图3，可以提供垂直沟道晶体管13。垂直沟道晶体管13可以包括基板100、第一源/漏电极210、第二源/漏电极220、沟道图案300、第一栅电极410、第二栅电极420、第一栅绝缘层510、第二栅绝缘层520、钝化层600、第一石墨烯插入层710和第二石墨烯插入层720。
69.基板100、第一源/漏电极210、第二源/漏电极220、沟道图案300、第一栅电极410、第二栅电极420、第一栅绝缘层510、第二栅绝缘层520和第一石墨烯插入层710可以与以上参照图1描述的那些基本上相同。
70.钝化层600可以包括第一子钝化层610和第二子钝化层620。第一子钝化层610可以提供在沟道图案300的侧表面上。第一子钝化层610可以覆盖第一栅电极410、第二栅电极420、第一栅绝缘层510和第二栅绝缘层520。根据本公开的一实施方式，第一子钝化层610的顶表面和沟道图案300的顶表面可以布置在距基板100的顶表面的相同高度处。
71.第二子钝化层620可以提供在第一子钝化层610上。第二子钝化层620可以覆盖第二源/漏电极220。第一子钝化层610和第二子钝化层620可以包括绝缘材料。例如，第一子钝化层610和第二子钝化层620可以包括硅氧化物(例如sio2)、硅氮化物(例如sin)和硅氮氧化物(例如sion)。根据本公开的一实施方式，第一子钝化层610和第二子钝化层620可以包括相同的材料。
72.第二石墨烯插入层720可以延伸到在第一子钝化层610和第二子钝化层620之间的区域。第一子钝化层610和第二子钝化层620可以通过第二石墨烯插入层720而彼此间隔开。
73.本公开可以提供垂直沟道晶体管13，其中石墨烯用于在导体与半导体之间的结、在导体与绝缘体之间的结以及在半导体与绝缘体之间的结。
74.像以上参照图1、图5a和图5b描述的垂直沟道晶体管11一样，在一些实施方式中，垂直沟道晶体管13的第一栅电极410和第二栅电极420可以连接到彼此并提供一个栅电极(见图5a)，垂直沟道晶体管13的第一栅绝缘层510和第二栅绝缘层520可以连接到彼此并提供一个栅绝缘层(见图5a)。可选地，垂直沟道晶体管13的第一栅电极410和第二栅电极420可以隔着沟道图案300彼此间隔开(见图5b)，垂直沟道晶体管13的第一栅绝缘层510和第二栅绝缘层520可以隔着沟道图案300彼此间隔开(见图5b)。
75.图4是根据一示例实施方式的垂直沟道晶体管的剖视图。为了描述的简洁，可以不给出与以上参照图1给出的描述基本上相同的描述。
76.参照图4，可以提供垂直沟道晶体管14。垂直沟道晶体管14可以包括基板100、第一源/漏电极210、第二源/漏电极220、沟道图案310、栅电极400、第一栅绝缘层510、第二栅绝缘层520、钝化层600、第一石墨烯插入层710、第二石墨烯插入层720、第一绝缘图案910和第二绝缘图案920。
77.基板100、第一源/漏电极210、第二源/漏电极220、第一栅绝缘层510、第二栅绝缘层520、钝化层600、第一石墨烯插入层710和第二石墨烯插入层720可以与以上参照图1描述的那些基本上相同。
78.栅电极400可以提供在第一栅绝缘层510和第二栅绝缘层520之间。根据本公开的一实施方式，栅电极400的侧表面可以接触第一栅绝缘层510，栅电极400的另一侧表面可以
接触第二栅绝缘层520。在本公开的一实施方式中，栅电极400可以是晶体管器件的栅电极。栅电极400可以包括导电材料。例如，栅电极400可以包括au。
79.第一绝缘图案910可以提供在栅电极400和第一石墨烯插入层710之间。第一绝缘图案910可以使第一石墨烯插入层710与栅电极400电绝缘。第一绝缘图案910可以包括电绝缘材料。例如，第一绝缘图案910可以包括硅氧化物(例如sio2)、硅氮化物(例如sin)或硅氮氧化物(例如sion)。根据本公开的一实施方式，第一绝缘图案910的侧表面可以接触第一栅绝缘层510，第一绝缘图案910的另一侧表面可以接触第二栅绝缘层520。
80.第二绝缘图案920可以提供在栅电极400和第二石墨烯插入层720之间。第二绝缘图案920可以使第二石墨烯插入层720与栅电极400电绝缘。第二绝缘图案920可以包括电绝缘材料。例如，第二绝缘图案920可以包括硅氧化物(例如sio2)、硅氮化物(例如sin)或硅氮氧化物(例如sion)。根据本公开的一实施方式，第二绝缘图案920的侧表面可以接触第一栅绝缘层510，第二绝缘图案920的另一侧表面可以接触第二栅绝缘层520。根据本公开的一实施方式，第二绝缘图案920的顶表面可以设置在距基板100的顶表面的与第一栅绝缘层510的顶表面和第二栅绝缘层520的顶表面相同的高度处。
81.沟道图案310可以沿着第一石墨烯插入层710的表面、第一栅绝缘层510的表面、第二绝缘图案920的表面和第二栅绝缘层520的表面延伸。在第一石墨烯插入层710的表面、第一栅绝缘层510的表面和第二栅绝缘层520的表面上的沟道图案310可以位于钝化层600与第一石墨烯插入层710、第一栅绝缘层510和第二栅绝缘层520之间。在第二绝缘图案920上，沟道图案310可以位于第二绝缘图案920和第二石墨烯插入层720之间。沟道可以分别形成在相对于第一栅绝缘层510与栅电极400相反的区域以及相对于第二栅绝缘层520与栅电极400相反的区域中。沟道图案310可以包括半导体材料。例如，沟道图案310可以包括si、ge或sige。
82.本公开可以提供垂直沟道晶体管14，其中石墨烯用于在导体与半导体之间的结、在导体与绝缘体之间的结以及在半导体与绝缘体之间的结。
83.然而，本公开的效果不限于此。
84.图6和图7是根据一些示例实施方式的电子系统的框图。
85.参照图6，在一示例实施方式中，电子系统1000可以形成无线通信装置或能够在无线环境中发送和/或接收信息的装置。电子系统1000可以包括通过总线1050而连接到彼此的控制器1010、输入/输出(i/o)装置1020、存储器1030和无线接口1040。
86.控制器1010可以包括从由微处理器、数字信号处理器和与其类似的处理器件构成的组中选择的至少一种。用户的命令可以通过i/o装置1020输入以用于控制器1010，i/o装置1020可以包括从由辅助键盘、键盘和显示器构成的组中选择的至少一种。存储器1030可以用于存储由控制器1010运行的指令。例如，存储器1030可以用于存储用户数据。电子系统1000可以使用无线接口1040通过无线通信网络发送/接收数据。无线接口1040可以包括天线和/或无线收发器。在一些实施方式中，电子系统1000可以用于通信接口协议(例如，第二代或第三代通信系统(诸如码分多址(cdma)、全球移动通信系统(gsm)、北美数字蜂窝(nadc)、扩展时分多址(e-tdma)和/或宽带码分多址(wcdma))、第四代通信系统(诸如4g lte)、第五代通信系统等)。电子系统1000可以包括根据上述各种实施方式的垂直沟道晶体管11至14中的至少一种。例如，存储器1030和/或控制器1010可以包括参照图1至图5b描述
的垂直沟道晶体管11至14中的至少一种。
87.参照图7，在一示例实施方式中，电子系统1100可以包括存储器1110和存储器控制器1120。存储器控制器1120可以响应于来自主机1130的请求控制存储器1110以从存储器1110读取数据和/或将数据写入到存储器1110。存储器1110和存储器控制器1120中的至少一个可以包括根据各种实施方式的参照图1至图5b描述的垂直沟道晶体管11至14中的至少一种。
88.图8是根据一示例实施方式的电子电路的图。
89.电子电路1200可以包括cmos晶体管1210。cmos晶体管1210可以包括连接在电源端子vdd和接地端子之间的p沟道晶体管1220和n沟道晶体管1230。cmos晶体管1210可以包括根据上述各种实施方式的垂直沟道晶体管11、12、13和14中的至少一种。
90.以上公开的元件中的一个或更多个可以包括或被实现为：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如运行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
91.应当理解，这里描述的实施方式应当被认为仅是描述性的含义，而不是为了限制的目的。对每个实施方式内的特征或方面的描述通常应当被认为可用于其它实施方式中的其它类似的特征或方面。尽管已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，在不背离如所附权利要求限定的发明构思的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
92.本技术基于2021年9月10日在韩国知识产权局提交的韩国专利申请第10-2021-0121173号并要求其优先权，该韩国专利申请的公开内容通过引用整体地结合于此。