半导体封装件和用于制造半导体封装件的方法与流程

半导体封装件和用于制造半导体封装件的方法
1.相关申请的交叉引用
2.本技术要求于2021年6月1日在韩国知识产权局提交的韩国专利申请no.10-2021-0070607的优先权的权益，其公开内容通过引用整体合并于此。
技术领域
3.本发明构思涉及半导体封装件和用于制造半导体封装件的方法。


背景技术：

4.与电子装置中的重量减轻以及高性能的实现相一致，在半导体封装件领域中也会需要小型化和高性能。为了实现半导体封装件的小型化、重量减轻、高性能、高容量和高可靠性，已经不断地进行了具有其中半导体芯片以多级堆叠的结构的半导体封装件的研究和开发。


技术实现要素：

5.本发明构思的一方面是提供具有改善的可靠性的半导体封装件。
6.根据本发明构思的一方面，一种半导体封装件包括：基体芯片；第一半导体芯片、多个第二半导体芯片和第三半导体芯片，所述第一半导体芯片、所述多个第二半导体芯片和所述第三半导体芯片在第一方向上顺序地堆叠在所述基体芯片上并且通过贯通硅通路(tsv)彼此电连接；第一粘合膜，所述第一粘合膜位于所述基体芯片和所述第一半导体芯片之间；多个第二粘合膜，所述多个第二粘合膜中的相应的第二粘合膜位于所述第一半导体芯片和所述多个第二半导体芯片中的最下面的第二半导体芯片之间，并且位于所述多个第二半导体芯片之间；第三粘合膜，所述第三粘合膜位于所述多个第二半导体芯片中的最上面的第二半导体芯片和所述第三半导体芯片之间；以及包封剂，所述包封剂在所述基体芯片上包封所述第一半导体芯片、所述多个第二半导体芯片和所述第三半导体芯片中的每一者的至少一部分，其中，所述第一粘合膜包括第一延伸部分，所述第一延伸部分在垂直于所述第一方向的第二方向上相对于所述第一半导体芯片的侧表面向外延伸，其中，所述第一延伸部分包括具有在朝向所述基体芯片的方向上凹入的第一凹陷的上表面，其中，所述多个第二粘合膜均包括第二延伸部分，所述第二延伸部分在所述第二方向上相对于所述多个第二半导体芯片的侧表面向外延伸，其中，每个第二延伸部分包括具有在朝向所述基体芯片的方向上凹入的第二凹陷的上表面和具有位于所述第一凹陷或所述第二凹陷中的突起的下表面。
7.根据本发明构思的一方面，一种半导体封装件包括：基体芯片；第一半导体芯片和第二半导体芯片，所述第一半导体芯片和所述第二半导体芯片在第一方向上顺序地堆叠在所述基体芯片上并且通过贯通硅通路(tsv)彼此电连接；第一粘合膜，所述第一粘合膜位于所述基体芯片和所述第一半导体芯片之间，并且包括在垂直于所述第一方向的第二方向上相对于所述第一半导体芯片的侧表面向外延伸的第一延伸部分；以及第二粘合膜，所述第
二粘合膜位于所述第一半导体芯片和所述第二半导体芯片之间，并且包括在所述第二方向上相对于所述第二半导体芯片的侧表面向外延伸的第二延伸部分，其中，所述第一延伸部分的上表面与所述第一半导体芯片的上表面是共面的，并且包括在朝向所述基体芯片的方向上凹入的第一凹陷，其中，所述第二延伸部分的下表面包括与所述第一延伸部分的上表面接触并且位于所述第一凹陷中的突起。
8.在另一方面，一种半导体封装件包括：基体芯片；芯片堆叠件，所述芯片堆叠件包括位于所述基体芯片上的第一半导体芯片、位于所述第一半导体芯片上的第二半导体芯片和位于所述第二半导体芯片上的第三半导体芯片；第一粘合膜，所述第一粘合膜位于所述基体芯片和所述第一半导体芯片之间，其中，所述第一粘合膜包括在垂直于所述第一方向的第二方向上与所述第一半导体芯片的侧表面间隔开的第一凹陷；第二粘合膜，所述第二粘合膜位于所述第一半导体芯片和所述第二半导体芯片之间，其中，所述第二粘合膜包括在所述第二方向上与所述第二半导体芯片的侧表面间隔开的第二凹陷和位于所述第一凹陷中的第一突起；以及第三粘合膜，所述第三粘合膜位于所述第二半导体芯片和所述第三半导体芯片之间，其中，所述第三粘合膜包括位于所述第二凹陷中的第二突起，其中，所述第二凹陷的至少一部分在所述第一方向上与所述第一凹陷交叠。
9.在另一方面，一种用于制造半导体封装件的方法包括：准备基体芯片；制备具有包括凸块结构的下表面的第一半导体芯片；用第一粘合膜覆盖所述第一半导体芯片的所述下表面上的所述凸块结构；将所述第一半导体芯片的上表面吸附到接合装置，其中，所述接合装置包括围绕所述第一半导体芯片的侧表面的坝结构；将所述第一半导体芯片固定到所述基体芯片以及通过热压工艺在所述第一粘附膜的一端处形成第一延伸部分，所述第一延伸部分相对于所述第一半导体芯片的所述侧表面向外延伸并且包括与所述坝结构对应的第一凹陷。
附图说明
10.根据下面结合附图进行的详细描述，将更清楚地理解本发明构思的以上以及其他方面、特征和优点，在附图中：
11.图1a是示出根据本发明构思的实施例的半导体封装件的透视图，并且图1b是沿着图1a的线i-i'截取的截面图；
12.图2a至图2c是均示出根据本发明构思的实施例的半导体封装件的一些组件的修改示例的俯视图；
13.图3a和图3b是均示出根据本发明构思的实施例的半导体封装件的一些组件的修改示例的局部放大图；
14.图4是示出根据本发明构思的实施例的半导体封装件的截面图；
15.图5是示出根据本发明构思的实施例的半导体封装件的截面图；
16.图6是示出根据本发明构思的实施例的半导体封装件的截面图；
17.图7a是示出根据本发明构思的实施例的半导体封装件的俯视图，并且图7b是沿着图7a的线ii-ii'截取的截面图；
18.图8a至图8f是示出根据本发明构思的实施例的制造半导体封装件件的方法的工艺顺序的截面图。
具体实施方式
19.在下文中，将参照附图详细地描述本发明构思的示例实施例。
20.图1a是示出根据本发明构思的实施例的半导体封装件1000的透视图，并且图1b是示出沿着图1a的线i-i'截取的截面图。图1b省略了图1a的基体芯片100，并且仅显示出芯片堆叠件200以及粘合膜300a和300b。
21.参考图1a和图1b，根据实施例的半导体封装件1000可以包括基体芯片100、芯片堆叠件200以及多个粘合膜300a和300b。在本发明构思中，凹凸结构形成在多个粘合膜300a和300b之间，由此阻挡裂纹在多个粘合膜之间的界面中传播并且防止多个粘合膜300a和300b的分层。
22.作为其上安装有芯片堆叠件200以及多个粘合膜300a和300b的支撑基板的基体芯片100可以包括半导体材料，诸如硅(si)晶片，或者根据实施例，基体芯片100可以为印刷电路板(pcb)或不包含半导体材料的玻璃基板。电连接到芯片堆叠件200的焊盘(图4中的“105”)可以设置在基体芯片100的上表面上，并且凸块结构(图4中的“120”)可以设置在基体芯片100的下表面上。基体芯片100的形状可以根据实施例进行各种修改。在示例中，基体芯片100的面积可以大于芯片堆叠件200以及多个粘合膜300a和300b的平面面积(在x-y平面上的面积)。例如，芯片堆叠件200可以在第一方向(z轴方向)上堆叠在基体芯片100上，并且基体芯片100可以在第二方向(x轴方向和y轴方向)上具有比芯片堆叠件200以及多个粘合膜300a和300b中的每一者的宽度大的宽度。然而，本发明构思的实施例不限于此。例如，基体芯片100的面积可以小于或等于芯片堆叠件200和/或多个粘合膜300a和300b的面积。
23.芯片堆叠件200可以包括多个半导体芯片200a和200b。多个半导体芯片200a和200b可以包括在第一方向(z轴方向)上顺序地堆叠在基体芯片100的上表面上的第一半导体芯片200a和第二半导体芯片200b。第一半导体芯片200a和第二半导体芯片200b可以通过贯通硅通路(tsv)(图4中的“230a”)彼此电连接。稍后将参考图4等描述包括tsv的芯片堆叠件200的电连接结构。在示例中，多个半导体芯片200a和200b可以是相同类型的半导体芯片。例如，第一半导体芯片200a和第二半导体芯片200b都可以是存储芯片。根据示例实施例，第三半导体芯片(图4中的“200c”)可以进一步设置在第二半导体芯片200b上。这里，第三半导体芯片(图4中的“200c”)是芯片堆叠件200中的最上面的半导体芯片，这将稍后参考图4等进行描述。凸块结构220a和220b可以分别设置在多个半导体芯片200a和200b下方。凸块结构220a和220b可以是具有精细节距的微凸块。在示例中，凸块结构220a和220b可以均包括位于多个半导体芯片220a和220b中的每一者的下焊盘(未示出)上的柱部分221和位于柱部分221下方的焊料部分222。另外，第二半导体芯片200b可以被提供为在第一方向(z轴方向)上堆叠的多个第二半导体芯片(例如，图4的“200b1”和“200b2”)。根据本发明构思，通过在介于多个半导体芯片200a和200b之间的多个粘合膜300a和300b的界面处引入凹凸结构，可以阻止裂纹在粘合膜300a和300b的界面中传播，并且可以防止粘合膜300a和300b的分层，由此改善半导体封装件1000的可靠性。
24.多个粘合膜300a和300b可以是使相邻的凸块结构220a和220b电绝缘的非导电材料层。非导电材料可以包括不含导电颗粒的环氧类材料。例如，多个粘合膜300a和300b可以是非导电膜(ncf)。多个粘合膜300a和300b可以设置在芯片堆叠件200的多个半导体芯片200a和200b下方，并且包括相对于相应的半导体芯片200a和200b的侧表面200sa和200sb向
外延伸的延伸部分301a和301b。例如，多个粘合膜300a和300b可以包括顺序地堆叠在基体芯片100上的第一粘合膜300a和第二粘合膜300b。第一粘合膜300a可以设置在基体芯片100和第一半导体芯片200a之间，并且包括在第二方向(x轴方向和y轴方向)上相对于第一半导体芯片200a的侧表面200sa延伸的第一延伸部分301a，如图1b所示。第二粘合膜300b可以设置在第一半导体芯片200a和第二半导体芯片200b之间，并且包括在第二方向(x轴方向和y轴方向)上相对于第二半导体芯片200b的侧表面200sb延伸的第二延伸部分301b，如图1b所示。如图4所示，第二粘合膜300b可以被提供为多个第二粘合膜(图4的“300b1”和300b2”)以对应于多个第二半导体芯片(图4的“200b1”和“200b2”)。多个第二粘合膜(图4的“300b1”和“300b2”)可以被理解为包括与稍后将描述的第二粘合膜300b的特征相同或类似的特征。在附图中，多个粘合膜300a和300b被示出为具有相同的水平宽度，但是根据实施例，多个粘合膜300a和300b的水平宽度(在x轴方向或y轴方向上的最大延伸部分长度)可以彼此不同。
25.多个粘合膜300a和300b固定彼此相邻的多个半导体芯片200a和200b，以保持芯片堆叠件200的堆叠结构并有助于确保封装件的电可靠性和物理可靠性。然而，根据工艺，当在多个粘合膜300a和300b之间形成界面时，裂纹cp(图1b)可能出现在多个粘合膜300a和300b之间的边界之外，或者可能沿着边界传播，结果，保护凸块结构220a和220b的粘合膜300a和300b可能分层，并且凸块结构220a和220b可能被损坏。因此，本发明构思采用了凹凸结构，该凹凸结构增加粘合膜300a和300b的接触面积并且阻止裂纹在多个粘合膜300a和300b从芯片堆叠件200向外突出的部分(即，延伸部分)中传播，由此防止粘合膜300a和300b的分层以及对凸块结构220a和220b的损坏，并且改善半导体封装件1000的可靠性。
26.例如，凹凸结构可以包括第一粘合膜300a的上表面的第一凹陷300ra和第二粘合膜300b的下表面的用于填充第一凹陷300ra的突起300pb。在示例中，在芯片堆叠件200与多个粘合膜300a和300b的热压(tc)接合工艺中，可以使用具有坝结构的接合装置(图8a的“20”)形成第一凹陷300ra和突起300pb。在实施例中，第一粘合膜300a的第一延伸部分301a的上表面300s1a可以在与第一半导体芯片200a的上表面的水平高度基本相同的水平高度上且包括在朝向基体芯片100的方向上凹入的第一凹陷300ra，如图1b所示，并且第二粘合膜300b的第二延伸部分301b的下表面可以与第一延伸部分301a的上表面300s1a接触且包括位于第一凹陷300ra中的突起300pb，如图1b所示。因此，可以在第一粘合膜300a与第二粘合膜300b之间的界面上形成包括在面向基体芯片100的方向上凹入的第一凹陷300ra和在面向基体芯片100的方向上凸起的突起300pb的凹凸结构。这里，第一延伸部分301a的上表面300s1a和第二延伸部分301b的上表面300s1b分别与第一半导体芯片200a的上表面和第二半导体芯片200b的上表面共面。另外，第一凹陷300ra和第二凹陷300rb可以设置成连续地或不连续地围绕芯片堆叠件200的侧表面。尽管在图1a中将第二凹陷300rb示出为与第二半导体芯片200b的侧表面相邻的多个沟槽，但是可以对第二凹陷300rb和第一凹陷300ra的平面形状进行各种修改。
27.在实施例中，第一凹陷300ra与第一半导体芯片200a的侧表面200sa之间的最小距离la(图1b)可以是第一延伸部分301a在第二方向(例如，x轴方向)上的长度301la的大约10％或更大或者大约20％或更大。例如，最小距离la与第一延伸部分301a的长度301la之比可以在大约0.1或更大或者大约0.2或更大的范围内，例如，在大约0.1至大约0.6、大约0.2至大约0.5或者大约0.2至大约0.4的范围内。当最小距离la小于第一延伸部分301a的长度
301la的大约10％时，第一凹陷300ra与第一半导体芯片200a的侧表面200sa之间的部分可能不被非导电材料完全填充，或者可能出现空隙。这里，第一延伸部分301a的长度301la可以被解释为第一延伸部分301a在第二方向(例如，x轴方向)上的最大延伸部分长度，但是根据实施例，长度301la也可以被解释为第一延伸部分301a的上表面300s1a的长度。
28.另外，第一凹陷300ra在第二方向(例如，x轴方向)上的最大宽度wa(图1b)是第一延伸部分301a的长度301la的大约30％或更大或者大约40％或更大。例如，第一凹陷300ra的最大宽度wa与第一延伸部分301a的长度301la之比可以在大约0.3至大约0.7或者大约0.4至大约0.6的范围内。如果最大宽度wa小于第一延伸部分301a的长度301la的大约30％，则第一凹陷300ra可能不被形成突起300pb的非导电材料完全填充，或者防止裂纹的效果可能降低。
29.另外，第一凹陷300ra在第一方向(z轴方向)上的深度da(图1b)是从第一延伸部分301a的下表面到上表面300s1a的高度ha(图1b)的大约90％或更小或者80％或更小。例如，第一凹陷300ra的深度da与第一延伸部分301a的高度ha之比可以在大约0.3至大约0.9或大约0.4至大约0.8的范围内。当第一凹陷300ra的深度da超过第一延伸部分301a的高度ha的大约90％时，在第一凹陷300ra的下部中可能出现裂纹，或者第一延伸部分301a的边缘与第一凹陷300ra之间的部分可能不被非导电材料完全填充。
30.同时，第二延伸部分301b的形状(例如，长度301lb、高度hb(图1b)等)可以与第一延伸部分301a的长度301la和高度ha不同。因此，第二凹陷300rb和第二延伸部分301b之间的比可以不与第一凹陷300ra和第一延伸部分301a之间的比匹配。然而，第二凹陷300rb可以具有与第一凹陷300ra的形状基本相同或类似的形状(例如，最大宽度db和深度db)，并且可以在垂直方向(z轴方向)上与第一凹陷300ra交叠。在示例中，第二凹陷300rb与第二半导体芯片200b的侧表面200sb之间的最小距离lb(图1b)可以基本等于第一凹陷300ra的距离la。这里，“基本相同(或基本相等)”是指第一凹陷300ra和第二凹陷300rb并非通过有意地使第二凹陷300rb移位而以交错方式设置，而不是在物理上具有完全相同的数值。然而，根据本发明构思的实施例不限于此，并且根据实施例，第二凹陷300rb可以与第一凹陷300ra交错。另外，除了上述特征之外，第一凹陷300ra的形状没有特别限制。
31.在下文中，将参考图2a至图3b描述可以变形为具有各种形状的凹陷的修改示例。
32.图2a至图2c分别是示出根据本发明构思的实施例的半导体封装件的一些组件的修改示例的俯视图。图2a至图2c示出了第一半导体芯片200a和第一粘合膜300a的上表面。
33.参考图2a，在修改示例中，半导体封装件1000a可以包括第一凹陷300ra，第一凹陷300ra包括不连续地围绕第一半导体芯片200a的侧表面的多个点结构300rd。例如，在点结构300rd中，第一凹陷300ra在平行于第一半导体芯片200a的侧表面的方向上的宽度可以小于或基本等于在垂直于第一半导体芯片200a的侧表面的方向上的宽度(图1b的“wa”)。在附图中，点结构300rd的平面形状被示出为正方形，但是其可以被修改为各种形状，诸如矩形、圆形和椭圆形。可以考虑构成第一粘合膜300a的非导电材料的填充状态来确定多个点结构300rd之间的距离。
34.参考图2b，在修改示例中，半导体封装件1000b可以包括第一凹陷300ra，第一凹陷300ra包括不连续地围绕第一半导体芯片200a的侧表面的多个点结构300rd和多个沟槽结构300rt。例如，在沟槽结构300rt中，第一凹陷300ra在平行于第一半导体芯片200a的侧表
面的方向上的宽度可以大于在垂直于第一半导体芯片200a的侧表面的方向上的宽度(图1b的“wa”)。可以考虑构成第一粘合膜300a的非导电材料的填充状态来确定多个点结构300rd和多个沟槽结构300rt之间的距离。
35.参考图2c，在修改示例中，半导体封装件1000c可以包括第一凹陷300ra，第一凹陷300ra包括连续地围绕第一半导体芯片200a的侧表面的沟槽结构300rt。例如，沟槽结构300rt可以沿着第一半导体芯片200a的侧表面延伸，并且可以具有完全围绕第一半导体芯片200a的侧表面的形状。即使在这种情况下，沟槽结构300rt也可以保持与第一半导体芯片200a的侧表面的预定距离(图1b中的“la”)。在附图中，沟槽结构300rt的角部被示出为以90度弯曲以对应于第一半导体芯片200a的角部，但是角部可以变形为具有平缓的圆角形状。
36.图3a和图3b是均示出根据本发明构思的实施例的半导体封装件的一些组件的修改示例的局部放大图。图3a和图3b显示出与图1b中的“a”对应的区域。
37.参考图3a，在修改示例中，半导体封装件1000d可以包括第一凹陷300ra(和突起300pb)，其中，上宽度w1和下宽度w2基本相同。在图1b中，第一凹陷300ra具有渐窄的形状，使得上部的宽度大于下部的宽度。当考虑抗裂和非导电材料填充时，这可能是有利的。然而，根据实施例，第一凹陷300ra的形状可以进行各种修改，例如，如图3a所示，第一凹陷300ra的上宽度w1和下宽度w2可以基本相同。
38.参照图3b，在修改示例中，半导体封装件1000e可以包括第一凹陷300ra(和突起300pb)，其中，上宽度w1小于下宽度w2。可以考虑到工艺条件(例如，热压接合期间的压力、构成粘合膜的非导电材料的量等)或凹陷300ra的尺寸(例如，凹陷的平面形状、深度等)来选择图1b、图3a和图3b所示的第一凹陷300ra的截面形状。
39.图4是示出根据本发明构思的实施例的半导体封装件1000a的截面图。
40.参考图4，根据实施例的半导体封装件1000a可以包括：基体芯片100；芯片堆叠件200，包括第一半导体芯片200a、多个第二半导体芯片200b1和200b2以及第三半导体芯片200c；以及第一粘合膜300a、第二粘合膜300b1、第二粘合膜300b2和第三粘合膜300c，分别设置在第一半导体芯片200a、第二半导体芯片200b1、第二半导体芯片200b2和第三半导体芯片200c下方。另外，半导体封装件1000a还可以包括设置在基体芯片100上的包封剂400。除了位于芯片堆叠件200的最上侧的第三半导体芯片200c和其下方的第三粘合膜300c的形状之外，本实施例具有与上面参考图1a和图1b描述的特征类似的特征。
41.基体芯片100可以包括半导体材料，诸如硅(si)晶片。在本实施例中，基体芯片100可以包括基板101、上保护层103、上焊盘105、器件层110、凸块结构120和tsv 130。基体芯片100可以是例如在器件层110中包括多个逻辑器件和/或存储器件的缓冲器芯片。因此，基体芯片100可以将信号从堆叠于其上的半导体芯片200传输到外部，并且还可以将信号和电力从外部传输到半导体芯片200。基体芯片100可以通过逻辑器件和存储器件执行逻辑功能和存储功能两种，但是根据实施例，基体芯片100可以仅包括逻辑器件以仅执行逻辑功能。
42.基板101可以包括例如半导体元素(诸如硅或锗(ge))或化合物半导体(诸如碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)或磷化铟(inp))。基板101可以具有绝缘体上硅(soi)结构。基板101可以包括导电区域，例如掺杂有杂质的阱或掺杂有杂质的结构。基板101可以包括各种器件隔离结构，例如浅沟槽隔离(sti)结构。
43.上保护层103可以形成在基板101的上表面上并且保护基板101。上保护层103可以
由诸如氧化硅膜、氮化硅膜或氮氧化硅膜的绝缘层形成，但是上保护层103的材料不限于此。例如，上保护层103可以由诸如聚酰亚胺(pi)的聚合物形成。尽管在附图中未示出，但是可以在器件层110的下表面上进一步形成下保护层。
44.上焊盘105可以设置在上保护层103上。上焊盘105可以包括例如铝(al)、铜(cu)、镍(ni)、钨(w)、铂(pt)和金(au)中的至少一种。下焊盘(未示出)可以设置在凸块结构120的上部(器件层110的下部)上，并且可以包括与上焊盘105的材料类似的材料。然而，上焊盘105和下焊盘(未示出)的材料不限于以上材料。
45.器件层110可以设置在基板101的下表面上，并且可以包括各种类型的器件。例如，器件层110可以包括：场效应晶体管(fet)，诸如平面eft或finfet；存储器件，诸如闪存、动态随机存取存储器(dram)、静态随机存取存储器(sram)、电可擦除可编程只读存储器(eeprom)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(feram)、电阻随机存取存储器(rram)、逻辑器件(诸如and、or、not等)；以及各种有源和/或无源器件，诸如系统大规模集成(lsi)、cmos成像传感器(cis)或微机电系统(mems)。
46.器件层110可以包括位于上面描述的器件上的层间绝缘层和多层互连层。层间绝缘层可以包括氧化硅或氮化硅。多层互连层可以包括多层互连件和/或垂直接触。多层互连层可以将器件层110的器件彼此连接，将器件连接到基板101的导电区域，或者将器件连接到凸块结构120。
47.凸块结构120可以设置在基体芯片100的下表面上，并且可以连接到器件层110内部的互连件或tsv 130。凸块结构120可以包括柱部分121和位于柱部分121下方的焊料部分122。然而，根据实施例，凸块结构120可以具有仅包括柱部分121或焊料部分122的结构。半导体封装件1000a可以通过凸块结构120安装在诸如中介体(interposer)或封装基板的外部基板上。
48.tsv 130可以在垂直方向(z方向)上穿透基板101并且提供连接上焊盘105与凸块结构120(或下焊盘(未示出))的电路径。tsv 130可以包括导电插塞和围绕导电插塞的阻挡层。导电插塞可以包括金属材料，例如钨(w)、钛(ti)、铝(al)或铜(cu)。导电插塞可以通过镀覆工艺、pvd工艺或cvd工艺形成。阻挡膜可以包括绝缘阻挡膜和/或导电阻挡膜。绝缘阻挡膜可以包括氧化物膜、氮化物膜、碳化物膜、聚合物膜或它们的组合。导电阻挡膜可以设置在绝缘阻挡膜和导电插塞之间。导电阻挡膜可以包括例如金属化合物，诸如氮化钨(wn)、氮化钛(tin)或氮化钽(tan)。阻挡膜可以通过pvd工艺或cvd工艺形成。
49.除了芯片堆叠件200包括多个第二半导体芯片200b1和200b2以及第三半导体芯片200c之外，芯片堆叠件200可以具有与上面参考图1a和图1b描述的特征相同或类似的特征。另外，第一半导体芯片200a以及多个第二半导体芯片200b1和200b2可以均包括tsv 230a和230b，并且第一半导体芯片200a、多个第二半导体芯片200b1和200b2以及第三半导体芯片200c可以通过tsv 230a和230b彼此电连接。在图4中，比在图1b中更详细地示出了包括tsv 230a和230b的第一半导体芯片200a以及第二半导体芯片200b1和200b2的结构。
50.在下文中，第一半导体芯片200a的详细描述可以被理解为同样适用于多个第二半导体芯片200b1和200b2以及第三半导体芯片200c。在附图中，芯片堆叠件被示出为总共四个半导体芯片，但是在本发明构思的实施例中，半导体芯片的数目不限于此。
51.第一半导体芯片200a可以堆叠在基体芯片100的上表面上，并且可以包括基板
201a、器件层210a和凸块结构220a。基板201a可以具有与上面对基体芯片100的基板101描述的特征类似的特征。器件层210a可以包括多个存储器件。例如，器件层210a可以包括诸如dram和sram的易失性存储器件，或者诸如pram、mram、feram或rram的非易失性存储器件。例如，在本实施例的半导体封装件1000a中，第一半导体芯片200a可以包括位于器件层210a中的dram器件。因此，本实施例的半导体封装件1000a可以用于高带宽存储器(hbm)产品、电数据处理(edp)产品等。
52.器件层210a可以包括位于其下方的多层互连层。多层互连层可以具有与上面对基体芯片100中的器件层110的多层互连层描述的特征类似的特征。因此，器件层210a的器件可以通过多层互连层电连接到凸块结构220。在示例中，基体芯片100可以包括位于器件层110中的多个逻辑器件和/或存储器件，并且可以根据其功能将其称为缓冲器芯片或控制芯片，而第一半导体芯片200a可以包括位于器件层210a中的多个存储器件，并且可以被称为核心芯片。
53.凸块结构220a可以设置在器件层210a的下表面上，并且可以通过器件层210a的互连件连接到器件层210a中的微电路器件。凸块结构220a可以将第一半导体芯片200a和基体芯片100电连接。凸块结构220可以包括例如一起的柱部分221和焊料部分222。柱部分221可以具有圆柱形状或多边形柱形状，诸如方柱或八边形柱，并且可以包括例如镍(ni)、铜(cu)、钯(pd)、铂(pt)、金(au)或它们的组合。焊料部分222可以为球状或球形，并且可以包括例如锡(sn)、铟(in)、铋(bi)、锑(sb)、铜(cu)、银(ag)、锌(zn)、铅(pb)和/或其合金。合金可以包括例如sn-pb、sn-ag、sn-au、sn-cu、sn-bi、sn-zn、sn-ag-cu、sn-ag-bi、sn-ag-zn、sn-cu-bi、sn-cu-zn和sn-bi-zn。
54.tsv 230a可以在垂直方向(z方向)上穿透基板201a和上保护层203a，并且提供连接上焊盘205a与凸块结构220a(或下焊盘(未示出))的电路径。第一半导体芯片200a以及第二半导体芯片200b1和200b2中包括的多个tsv 230a和230b可以具有与基体芯片100的tsv 130的特征相同的特征。
55.多个第二半导体芯片200b1和200b2可以均包括基板201b、器件层210b、凸块结构220b等，其可以被理解为具有与上面描述的第一半导体芯片200a的基板201a、器件层210a和凸块结构220a的特征相同的特征。类似于第一半导体芯片200a以及第二半导体芯片200b1和200b2，第三半导体芯片200c可以包括基板201c、器件层210c和凸块结构220c，但是与第一半导体芯片200a以及第二半导体芯片200b1和200b2的不同之处在于第三半导体芯片200c不包括tsv和围绕tsv的上部的上保护层。在示例中，第三半导体芯片200c的厚度可以大于第一半导体芯片200a以及第二半导体芯片200b1和200b2的厚度。在附图中，多个第二半导体芯片200b1和200b2被示出为总共两个半导体芯片，但是在本发明构思的实施例(参考图8f)中，第二半导体芯片的数目不限于此。
56.包封剂400可以设置在基体芯片100上并且可以包封芯片堆叠件200。根据实施例，包封剂400可以覆盖第一粘合膜300a、第二粘合膜300b1、第二粘合膜300b2和第三粘合膜300c的侧表面并且可以暴露第三半导体芯片200c的上表面。包封剂400可以包括例如环氧模制化合物(emc)，但是包封剂400的材料没有特别限制。
57.在本发明构思中，包括凹陷300ra、300rb1和300rb2以及突起300pb1、300pb2和300pc的凹凸结构被引入到从芯片堆叠件200向外突出的多个粘合膜300a、300b1和300b2中
的每一者的延伸部分(参见图1b的“301a”和“301b”)，由此防止粘合膜300a、300b1、300b2和300c的分层以及对凸块结构220a、220b和220c的损坏，并且改善半导体封装件1000a的可靠性。
58.在本实施例中，与图1b所示的实施例不同，可以包括多个第二粘合膜300b1和300b2以及第三粘合膜300c。多个第二粘合膜300b1和300b2均可以包括第二延伸部分(图1b的“301b”)，第二延伸部分在第二方向(例如，x轴方向)上相对于多个半导体芯片200b1和200b2的侧表面延伸，并且具有包括在朝向基体芯片100的方向上凹入的第二凹陷300rb1和300rb2的上表面和包括位于第一凹陷300ra或第二凹陷300rb1中的突起300pb1和300pb2的下表面。在这种情况下，多个第二凹陷300rb1和300rb2可以定位成在第一方向(z轴方向)上与第一凹陷300ra交叠(即，位于其上方并且与其垂直对准)，并且可以具有与第一凹陷300ra的形状基本相同的形状。
59.第一粘合膜300a以及多个第二粘合膜300b1和300b2中的最下面的第二粘合膜300b1可以具有与上面参考图1a和图1b描述的特征相同的特征。例如，第一粘合膜300a可以设置在基体芯片100与第一半导体芯片200a之间，并且可以包括在第二方向(例如，x轴方向)上与第一半导体芯片200a的侧表面间隔开预定距离(图1b的“la”)的第一凹陷300ra。另外，最下面的第二粘合膜300b1可以设置在第一半导体芯片200a与多个第二半导体芯片200b1和200b2中的最下面的第二半导体芯片200b1之间，并且可以包括位于第一凹陷300ra中的第(1-1)突起300pb1和在垂直方向(z轴方向)上与第一凹陷300ra交叠的第(2-1)凹陷300rb1。
60.另外，多个第二粘合膜300b1和300b2之中的设置在彼此相邻的多个第二半导体芯片200b1和200b2之间的第二粘合膜300b2可以包括位于第(2-1)凹陷300rb1中的第(1-2)突起300pb2和在垂直方向(z轴方向)上与第(2-1)凹陷300rb1交叠的第(2-2)凹陷300rb2。
61.第三粘合膜300c可以设置在多个第二半导体芯片200b1和200b2之中的最上面的第二半导体芯片200b2与第三半导体芯片200c之间。另外，第三粘合膜300c可以包括第三延伸部分，第三延伸部分在第二方向上(例如，在x轴方向上)相对于第三半导体芯片200c的侧表面200sc延伸，并且具有包括与第三半导体芯片200c的侧表面间隔开预定距离lc的第三凹陷300rc的上表面300s1c和包括位于第(2-2)凹陷300rb2中的第二突起300pc的下表面，如图4所示。第三半导体芯片200c的侧表面与第三凹陷300rc之间的距离lc可以大于第一半导体芯片200a与第一凹陷300ra之间的距离(图1b的“la”)。在实施例中，第三凹陷300rc在第一方向(z轴方向)上的深度dc(图4)可以小于相应的第一凹陷300ra以及第二凹陷300rb1和300rb2的深度da、db1、db2(图4)。另外，第三凹陷300rc的深度dc与从第三粘合膜300c(或第三延伸部分)的上表面300s1c到下表面的高度hc之比可以在大约0.5或更小或者大约0.4或更小的范围内，例如，在大约0.01至大约0.5或大约0.1至大约0.4的范围内。另外，第三凹陷300rc在第二方向(例如，x轴方向)上的最大宽度wc可以小于第一凹陷和第二凹陷中的每一者的最大宽度(例如，“wa”)。另外，从第三延伸部分的下表面到上表面300s1c的高度hc(图4)可以小于从最上面的第二半导体芯片200b2的上表面到第三半导体芯片200c的上表面的高度200hc。因此，第三半导体芯片200c的侧表面200sc的至少一部分可以从第三粘合膜300c暴露，并且包封剂400可以覆盖第三粘合膜300c的上表面300s1c以及第三半导体芯片200c的侧表面200sc的至少一部分。
62.这种结构可以被理解为具有由本发明构思的制造封装件的方法产生的结构特征，以形成与接合装置的吸附表面的结构对应的凹陷(参见图8d)。同时，因为第三粘合膜300c的上表面300s1c可以不直接接触接合装置的吸附表面(图8d中的“21”)，所以上表面300s1c可以不具有这样的平坦形状，如图所示(参见图8d)。在这种情况下，上面描述的第三粘合膜300c(或第三延伸部分)的上表面300s1c可以被理解为第三粘合膜300c的最上表面。
63.图5是示出根据本发明构思的实施例的半导体封装件1000b的截面图。
64.参照图5，除了第三粘合膜300c的形状之外，根据实施例的半导体封装件1000b可以具有与图4所示的半导体封装件1000a的特征相同的特征。在实施例中，第三粘合膜300c可以相对于第三半导体芯片200c的侧表面延伸并且包括第三延伸部分，第三延伸部分具有包括在朝向基体芯片100的方向上凹入的第三凹陷300rc的上表面和位于第二凹陷300rb2中的突起300pc，并且第三凹陷300rc可以具有与第一凹陷300ra、第二凹陷300rb1和第二凹陷300rb2的形状基本相同的形状。另外，从第三粘合膜300c(或第三延伸部分)的下表面到上表面300s1c的高度hc可以与从最上面的第二半导体芯片200b2的上表面到第三半导体芯片200c的上表面的高度200hc基本相同。在这种情况下，第三凹陷300rc可以被包封剂400填充，并且第三粘合膜300c的上表面300s1c可以从包封剂400暴露。另外，包封剂400的上表面、第三粘合膜300c的上表面300s1c和第三半导体芯片200c的上表面可以基本共面，如所示出的。
65.图6是示出根据本发明构思的实施例的半导体封装件1000c的截面图。
66.参考图6，除了第三粘合膜300c的形状之外，根据示例实施例的半导体封装件1000c可以具有与图4所示的半导体封装件1000a的特征相同的特征。在实施例中，第三粘合膜300c的第三延伸部分可以在其下表面上包括位于第二凹陷300rb2中的突起300pc，但是与图4的实施例不同，凹陷可以不形成在第三延伸部分的上表面或第三粘合膜300c的上表面上。在这种情况下，从第三粘合膜300c的上表面300s1c到包封剂400的上表面的高度hc'可以大于或等于第一凹陷300ra、第二凹陷300rb1和第二凹陷300rb2的深度(例如，“da”)。在这种情况下，如上所述，第三粘合膜300c的上表面300s1c可以不具有如图所示的平坦形状(参见图8d)，因此，第三粘合膜300c(或第三延伸部分)的上表面300s1c可以被理解为第三粘合膜300c的最上表面。
67.图7a是示出根据本发明构思的实施例的半导体封装件2000的俯视图，并且图7b是沿着图7a的线ii-ii'截取的截面图。
68.参考图7a和图7b，根据实施例的半导体封装件2000可以包括封装基板500、中介体基板600和至少一个存储结构ms。另外，半导体封装件2000还可以包括设置为在中介体基板600上与存储结构ms相邻的逻辑芯片或处理器芯片700。存储结构ms可以是包括上面参考图1a至图6描述的特征的封装结构。
69.封装基板500可以包括设置在主体的下表面上的下焊盘512、设置在主体的上表面上的上焊盘511以及将下焊盘512和上焊盘511彼此电连接的再分布电路513。封装基板500可以是其上安装有中介体基板600、逻辑芯片700和存储结构ms的支撑基板，并且可以是包括印刷电路板(pcb)、陶瓷基板、玻璃基板、带式电路板等的用于半导体封装件的基板。封装基板500的主体可以根据基板的类型而包括不同的材料。例如，当封装基板500是pcb时，其可以具有其中互连层另外地堆叠在主体覆铜层压件上或覆铜层压件的一侧或两侧的形式。
阻焊层可以形成在封装基板500的下表面和上表面中的每一者上。下焊盘512和上焊盘511以及再分布电路513可以形成连接封装基板500的下表面和上表面的电路径。下焊盘512和上焊盘511以及再分布电路513可以包括金属材料，例如铜(cu)、铝(al)、镍(ni)、银(ag)、金(au)、铂(pt)、锡(sn)、铅(pb)、钛(ti)、铬(cr)、钯(pd)、铟(in)和锌(zn)中的至少一种或包括其两种或更多种金属的合金。再分布电路513可以包括多个再分布层以及连接这些再分布层的通路。连接到下焊盘512的外部连接端子520可以设置在封装基板500的下表面上。外部连接端子520可以包括锡(sn)、铟(in)、铋(bi)、锑(sb)、铜(cu)、银(ag)、锌(zn)、铅(pb)和/或其合金。
70.中介体基板600可以包括基板601、下保护层603、下焊盘605、互连层610、凸块620和贯通电极630。存储结构ms和处理器芯片700可以经由中介体基板600堆叠在封装基板500上。中介体基板600可以将存储结构ms和处理器芯片700彼此电连接。
71.基板601可以由例如硅、有机材料、塑料和玻璃基板中的任何一种形成。当基板601是硅基板时，中介体基板600可以被称为硅中介体。另外，当基板601是有机基板时，中介体基板600可以被称为面板中介体。
72.下保护层603可以设置在基板601的下表面上，并且下焊盘605可以设置在下保护层603上。下焊盘605可以连接到贯通电极630。存储结构ms和处理器芯片700可以通过设置在下焊盘605上的凸块620电连接到封装基板500。
73.互连层610可以设置在基板601的上表面上，并且可以包括层间绝缘层611和单层或多层互连件612。当互连层610具有多层互连件时，不同层的互连件可以通过垂直接触彼此连接。
74.贯通电极630可以从基板601的上表面延伸到下表面以穿透基板601。另外，贯通电极630可以延伸到互连层610中并且电连接到互连层610的互连件。当基板601是硅时，贯通电极630可以被称为tsv。贯通电极630的其他结构和材料与对图4的半导体封装件1000a所描述的结构和材料相同。根据实施例，中介体基板600可以在其中仅包括互连层，而可以不包括贯通电极。
75.中介体基板600可以用于在封装基板500与存储结构ms或处理器芯片700之间转换或传送输入电信号的目的。因此，中介体基板600可以不包括诸如有源器件或无源器件之类的器件。另外，根据实施例，互连层610可以设置在贯通电极630下方。例如，互连层610和贯通电极630之间的位置关系可以是相对的。
76.凸块620可以设置在中介体基板600的下表面上，并且可以电连接到互连层610的互连件。中介体基板600可以通过凸块620堆叠在封装基板500上。凸块620可以通过贯通电极630和下焊盘605连接到互连层610的互连件612。在示例中，用于电力或接地的下焊盘605中的一些下焊盘可以集成并且连接到凸块620，使得下焊盘605的数目可以大于凸块620的数目。
77.逻辑芯片或处理器芯片700可以包括例如中央处理单元(cpu)、图形处理单元(gpu)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、加密处理器、微处理器、微控制器、模数转换器、专用ic(asic)等。根据逻辑芯片700中包括的器件的类型，半导体封装件2000可以被分类为面向服务器的半导体封装件或面向移动的半导体封装件。
78.存储结构ms可以具有与上面参考图4至图6描述的半导体封装件1000a、1000b和
1000c的特征类似的特征。例如，存储结构ms可以包括基体芯片100、位于基体芯片100上的芯片堆叠件200以及具有形成于其上的凹陷和突起的多个粘合膜300。根据实施例，半导体封装件2000还可以包括内部密封剂，该内部密封剂在中介体基板600上覆盖存储结构ms和处理器芯片700的侧表面和上表面。另外，半导体封装件2000还可以包括在封装基板500上覆盖中介体基板600和内部密封剂的外部密封剂。根据实施例，外部密封剂和内部密封剂可以一起形成，使得它们可以不彼此区分开。另外，根据实施例，内部密封剂可以不覆盖处理器芯片700的上表面和存储结构ms的上表面。
79.图8a至图8f是示出根据本发明构思的实施例的制造半导体封装件的方法的工艺顺序的截面图。
80.参考图8a，首先，可以准备基体芯片100。基体芯片100可以是包括由划片道sl分开的多个基体芯片100的半导体晶片100w。半导体晶片100w可以设置在载体10上。载体10可以包括支撑基板11和粘合材料层12。半导体晶片100w可以附着到载体10，使得基体芯片100的其上设置有凸块结构120的下表面面向粘合材料层12。凸块结构120可以被粘合材料层12覆盖，并且半导体晶片100w的下表面可以与粘合材料层12的上表面接触。
81.接下来，可以准备堆叠在多个基体芯片100上的多个第一半导体芯片200a。第一半导体芯片200a可以处于围绕凸块结构220a的第一粘合膜层300a'形成在其下表面上的状态。根据实施例，第一粘合膜层300a'可以形成为暴露凸块结构220a的焊料部分222的至少一部分，但是也可以形成为完全覆盖焊料部分222。第一半导体芯片200a可以被真空吸附在接合装置20的吸附表面21上，并且被拾取并布设到半导体晶片100w上。接合装置20可以包括吸附表面21和围绕吸附表面21的坝结构22，第一半导体芯片200a被吸附在吸附表面21上。坝结构22可以在随后的热压工艺中膨胀的第一粘合膜层300a'中形成凹陷(图8b中的“300ra”)。
82.参考图8b，使用接合装置20将第一半导体芯片200a堆叠在半导体晶片100w上，并且可以通过执行热压工艺将第一半导体芯片200a固定到半导体晶片100w。可以通过调整工艺条件(例如，热压接合期间的压力、构成粘合膜的非导电材料的量等)来执行热压工艺，使得在第一粘合膜300a的一端处形成相对于第一半导体芯片200a的侧表面200sa向外延伸并且具有与坝结构22对应的第一凹陷300ra的第一延伸部分301a。坝结构22可以与第一半导体芯片200a的侧表面200sa间隔开预定距离(参考图1b中的“la”)，并且第一凹陷300ra也可以具有相应的距离。相对于第一半导体芯片200a的侧表面200sa向外延伸的非导电材料层可以受到指向围绕坝结构22的空间的流动力。因此，坝结构22可以被非导电材料围绕，并且与坝结构22的形状对应的第一凹陷300ra可以形成在第一延伸部分301a的上表面上。另外，可以通过流动力改善第一粘合膜300a的粘合力。
83.参考图8c，使用接合装置20将第二半导体芯片200b1堆叠在第一半导体芯片200a上，并且可以通过执行热压工艺来固定第二半导体芯片200b1。可以通过调整工艺条件(例如，热压接合期间的压力、构成粘合膜的非导电材料的量等)来执行热压工艺，使得在第二粘合膜300b1的一端处形成第二延伸部分301b1，第二延伸部分301b1相对于第二半导体芯片200b1的侧表面200sb1向外延伸并且具有与坝结构22对应的第二凹陷300rb1和位于第一凹陷300ra中的第一突起300pb。通过坝结构22，可以在相对于第二半导体芯片200b1的侧表面200sb1向外延伸的非导电材料层中产生朝向接合装置20和第一凹陷300ra的流动力。即，
因为第二凹陷300rb1也由围绕坝结构22的非导电材料形成，所以第二凹陷300rb1可以具有与第一凹陷300ra基本相同的形状，并且可以定位成在垂直方向上与第一凹陷300ra交叠。此后，通过重复执行第二半导体芯片的堆叠和接合工艺，可以在第一半导体芯片200a上形成多个第二半导体芯片和多个第二粘合膜。
84.参考图8d，使用接合装置20将第三半导体芯片200c堆叠在多个第二半导体芯片200b1、200b2、200b3、200b4、200b5和200b6上，并且可以执行热压工艺以完成芯片堆叠件200。在实施例中，可以执行第三半导体芯片200c的热压工艺，使得在第二粘合膜300c的一端处形成相对于第二半导体芯片200c的侧表面向外延伸并且具有与坝结构22的下部形状对应的第三凹陷300rc的第三延伸部分301c。因为第三半导体芯片200c的厚度大于其他半导体芯片200a、200b1等的厚度，所以形成坝结构22的非导电材料与第三粘合膜300c的接触面积相对减小，以调整半导体封装件的总厚度。因此，在一些实施例中，流动力根据工艺条件(例如，热压接合期间的压力、构成粘合膜的非导电材料的量等)而增大，从而可以形成与坝结构22的整体形状对应的第三凹陷300rc(参考图5的实施例)，或者相反，可以不形成第三凹陷300rc(参考图6的实施例)。
85.参照图8e，可以在半导体晶片100w上形成包封剂400，并且可以使用抛光装置30将包封剂400的上表面平坦化。在实施例中，包封剂400可以形成为覆盖第一至第三粘合膜300a、300b1、300b2、300b3、300b4、300b5、300b6和300c中的每一者的侧表面、第三粘合膜300c的上表面以及第三半导体芯片200c的侧表面。通过平坦化工艺，包封剂400的上表面s1可以与第三半导体芯片200c的上表面s2基本共面。可以通过平坦化工艺部分地去除第三半导体芯片200c的上部。平坦化工艺可以例如通过化学机械抛光(cmp)工艺来执行。
86.参考图8f，可以通过沿着划片道sl切割包封剂400和半导体晶片100w来将多个半导体封装件1000'分开。多个半导体封装件1000'可以包括与上面参考图1a至图6描述的半导体封装件的特征相同或类似的特征。通过上面描述的制造工艺完成的半导体封装件1000'在多个粘合膜300a、300b1、300b2、300b3、300b4、300b5、300b6和300c之间具有包括凹陷和突起的凹凸结构，由此可以防止粘合膜的分层和裂纹的传播，从而改善半导体封装件1000'的可靠性。
87.如上所述，根据本发明构思的实施例，可以提供通过在粘合膜的延伸部分中引入凹凸结构而具有改善的可靠性的半导体封装件。
88.尽管上面已经示出并描述了示例实施例，但是对于本领域技术人员将明显的是，可以在不脱离由所附权利要求限定的本发明构思的范围的情况下进行修改和变化。