半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

2、为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)、全包围栅极(gate-all-around，gaa)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好地抑制短沟道效应。

3、随着器件尺寸的进一步缩小，如何提高全包围栅极结构器件的性能，越来越具有难度和挑战。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高半导体结构的性能。

2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括器件区以及位于相邻器件区之间的隔断区，器件区的基底顶部凸立有沟道凸起部，沟道凸起部露出的基底上形成有隔离材料层，隔离材料层覆盖沟道凸起部的侧壁；在隔断区的隔离材料层中形成与沟道凸起部的延伸方向相一致的开口，开口的底部低于沟道凸起部的底部；在开口的侧壁形成隔离侧墙层；在隔离侧墙层露出的开口的剩余空间中形成介电墙；至少去除高于沟道凸起部底部的隔离侧墙层；形成介电墙之后，去除部分厚度的隔离材料层，形成露出沟道凸起部的隔离层；在器件区的隔离层上形成横跨沟道凸起部的器件栅极结构，器件栅极结构的顶部与介电墙的顶部相齐平。

3、相应的，本发明实施例还提供一种半导体结构，包括：基底，基底包括器件区以及位于相邻器件区之间的隔断区；沟道凸起部，位于器件区的基底的顶部；隔离层，位于沟道凸起部露出的基底上，隔离层包括第一隔离层和第二隔离层，第二隔离层位于器件区和隔断区的交界处；器件栅极结构，位于器件区的隔离层上且横跨沟道凸起部；介电墙，位于隔断区的基底上，且覆盖器件栅极结构和第二隔离层的侧壁，介电墙的顶部与器件栅极结构的顶部相齐平。

4、与现有技术相比，本发明实施例的技术方案具有以下优点：

5、本发明实施例提供一种半导体结构的形成方法，在隔断区的隔离材料层中形成与沟道凸起部的延伸方向相一致的开口，在开口的侧壁形成隔离侧墙层，即通过隔离侧墙层在开口侧壁占据部分空间位置，使开口剩余部分空间位置预留给后续形成的介电墙，相应的，使形成开口的工艺窗口增大，降低了形成开口的工艺难度，同时，还使位于隔断区中的介电墙的尺寸满足工艺尺寸缩小的要求，使介电墙能对相邻器件区中的器件栅极结构起到电隔离的作用，从而提高了半导体结构的性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，以与所述沟道凸起部的延伸方向相垂直的方向为横向，所述第二隔离层的横向尺寸为1纳米至30纳米。

3.如权利要求1所述的半导体结构，其特征在于，所述沟道凸起部为沟道叠层结构，所述沟道叠层结构包括一个或多个在纵向上间隔设置的沟道层；

4.如权利要求1所述的半导体结构，其特征在于，所述器件栅极结构包括保形覆盖所述沟道凸起部部分顶部和部分侧壁的栅介质层、以及覆盖所述栅介质层的栅电极层；

5.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的材料包括氧化硅、氮化硅和碳化硅中的一种或多种。

6.如权利要求1所述的半导体结构，其特征在于，所述介电墙的材料包括氧化硅、氮化硅和碳化硅中的一种或多种。

7.一种半导体结构的形成方法，其特征在于，包括：

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述开口贯穿所述隔离材料层。

9.如权利要求7所述的半导体结构的形成方法，其特征在于，至少去除高于所述沟道凸起部底部的隔离侧墙层包括：在去除部分厚度的所述隔离材料层的过程中，去除部分厚度的所述隔离侧墙层，剩余厚度的隔离材料层作为第一隔离层，剩余厚度的所述隔离侧墙层作为第二隔离层，所述第一隔离层和第二隔离层构成隔离层。

10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述隔离材料层作为第一隔离材料层；

11.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述开口的侧壁形成隔离侧墙层的步骤包括：在所述开口的底部和侧壁、所述沟道凸起部的顶部、以及所述隔离材料层的顶部形成隔离侧墙材料层；去除所述隔离材料层顶部和沟道凸起部顶部、以及所述开口底部的牺牲材料层，位于所述开口侧壁的所述隔离侧墙材料层作为所述隔离侧墙层。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述隔离侧墙材料层的工艺包括原子层沉积工艺。

13.如权利要求7所述的半导体结构的形成方法，其特征在于，以与所述沟道凸起部的延伸方向相垂直的方向为横向，所述隔离侧墙层的横向尺寸为1纳米至30纳米。

14.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述隔离侧墙层露出的所述开口的剩余空间中形成介电墙的步骤包括：在所述隔离材料层和沟道凸起部的顶部、以及所述开口的剩余空间中形成介电材料层；去除所述隔离材料层和沟道凸起部顶部的所述介电材料层，位于所述开口剩余空间中的所述介电材料层作为所述介电墙。

15.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述提供基底的步骤中，所述沟道凸起部的顶部还形成有硬掩膜层；

16.权利要求7所述的半导体结构的形成方法，其特征在于，去除部分厚度的所述隔离侧墙层和隔离材料层的工艺包括干法刻蚀工艺。

17.权利要求7所述的半导体结构的形成方法，其特征在于，所述沟道凸起部为叠层结构，所述叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括占位层以及位于所述占位层上的沟道层；

18.权利要求7所述的半导体结构的形成方法，其特征在于，在形成所述器件栅极结构之前，还包括：在所述基底的顶部形成横跨所述沟道凸起部和介电墙的伪栅结构，所述伪栅结构覆盖所述沟道凸起部的部分顶部和部分侧壁、以及所述介电墙的部分顶部和部分侧壁；在所述伪栅结构露出的所述基底上形成层间介质层，所述层间介质层覆盖所述伪栅结构的侧壁；去除所述伪栅结构，在所述层间介质层中形成有横跨横跨所述沟道凸起部和介电墙的栅极开口；

19.权利要求18所述的半导体结构的形成方法，其特征在于，所述沟道凸起部为叠层结构，所述叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括占位层以及位于所述占位层上的沟道层；

20.权利要求7所述的半导体结构的形成方法，其特征在于，在去除部分厚度的所述隔离侧墙层和隔离材料层的步骤中，所述隔离侧墙层与所述介电墙的刻蚀选择比大于5；1；

技术总结
一种半导体结构及其形成方法，方法包括：提供基底，包括器件区以及位于相邻器件区之间的隔断区，器件区的基底顶部凸立有沟道凸起部，沟道凸起部露出的基底上形成有隔离材料层，隔离材料层覆盖沟道凸起部的侧壁；在隔断区的隔离材料层中形成与沟道凸起部的延伸方向相一致的开口，开口的底部低于沟道凸起部的底部；在开口的侧壁形成隔离侧墙层；在隔离侧墙层露出的开口的剩余空间中形成介电墙；至少去除高于沟道凸起部底部的隔离侧墙层；去除部分厚度的隔离材料层，形成露出沟道凸起部的隔离层；在器件区的隔离层上形成横跨沟道凸起部的器件栅极结构，器件栅极结构的顶部与介电墙的顶部相齐平。使位于隔断区中的介电墙尺寸满足工艺尺寸缩小的要求。

技术研发人员：纪世良,赵振阳
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/1/15