半导体装置的制造方法与流程

1.本发明是关于一种半导体装置的制造方法，且特别是关于一种半导体装置的低温钝化方法。


背景技术：

2.氮化镓因为具有宽能隙，高电子迁移率等优势，故为功率元件的理想材料。传统在硅基板上做氮化镓磊晶时，由于晶格不匹配，容易形成高差排缺陷的氮化镓，也由于磊晶过程中需要缓冲层、通道层、阻障层用以形成二维电子气，层与层之间的界面也会有缺陷的产生，这些缺陷会导致元件的漏电流上升，导通电流下降，以及信赖性不佳等问题。


技术实现要素：

3.本发明的目的在于提出一种半导体装置的制造方法，包括：利用磊晶制程在基板上依序形成通道层以及阻障层以构成半导体装置，其中通道层包括第一iii-v族化合物，其中阻障层包括第二iii-v族化合物；将半导体装置置于腔体中；及在腔体内通入高压流体以对半导体装置内的缺陷执行钝化处理，其中高压流体掺杂由氮、氧、氟中的至少一者构成的化合物。
4.在一些实施例中，上述半导体装置的制造方法更包括：在阻障层上形成p型iii-v族化合物层。其中钝化处理执行于p型iii-v族化合物层形成之前、p型iii-v族化合物层形成之后、或p型iii-v族化合物层形成之前与之后。
5.在一些实施例中，上述半导体装置的制造方法更包括：在p型iii-v族化合物层上形成介电层。其中钝化处理执行于介电层形成之前、介电层形成之后、或介电层形成之前与之后。
6.在一些实施例中，上述半导体装置的制造方法更包括：在p型iii-v族化合物层上形成栅极。其中钝化处理执行于栅极形成之前、栅极形成之后、或栅极形成之前与之后。
7.在一些实施例中，上述半导体装置的制造方法更包括：在阻障层上形成栅极。其中钝化处理执行于栅极形成之前、栅极形成之后、或栅极形成之前与之后。
8.在一些实施例中，上述半导体装置的制造方法更包括：在阻障层上形成介电层。其中钝化处理执行于介电层形成之前、介电层形成之后、或介电层形成之前与之后。
9.在一些实施例中，上述半导体装置的制造方法更包括：在介电层上形成栅极。其中钝化处理执行于栅极形成之前、栅极形成之后、或栅极形成之前与之后。
10.在一些实施例中，上述半导体装置的制造方法更包括：在阻障层上形成第一绝缘层；在通道层、阻障层与第一绝缘层上形成源极/漏极金属；在第一绝缘层与源极/漏极金属上形成第二绝缘层；在阻障层与第二绝缘层上形成p型iii-v族化合物层；及在p型iii-v族化合物层上形成栅极金属。其中钝化处理执行于源极/漏极金属形成之前、源极/漏极金属形成之后、或源极/漏极金属形成之前与之后。其中钝化处理执行于第二绝缘层形成之前、第二绝缘层形成之后、或第二绝缘层形成之前与之后。
11.在一些实施例中，上述半导体装置的制造方法更包括：在阻障层与栅极上形成绝缘层；及在通道层上形成源极/漏极金属。其中钝化处理执行于源极/漏极金属形成之前、源极/漏极金属形成之后、或源极/漏极金属形成之前与之后。其中钝化处理执行于绝缘层形成之前、绝缘层形成之后、或绝缘层形成之前与之后。
12.在一些实施例中，上述半导体装置的制造方法更包括：在介电层与栅极上形成绝缘层；及在通道层上形成源极/漏极金属。其中钝化处理执行于源极/漏极金属形成之前、源极/漏极金属形成之后、或源极/漏极金属形成之前与之后。其中钝化处理执行于绝缘层形成之前、绝缘层形成之后、或绝缘层形成之前与之后。
13.在一些实施例中，上述高压流体所掺杂的化合物是选自o2、n2、no、n2o、no2、nh3、nh4oh、nh4cl、nh4f、nh4i、nh4br、(nh4)2so4、nh4hso4、nh4no3、h2o、h2o2、d2o、co(nh2)2、(nh4)2co3、nh4hco3、co2、co、so2、nf3、cf4、hf、wf6、sf6、f2、cof2、clf3、xef3、mof6、tef6、pf3、pf5、asf3、asf5、ch3f、ch2f2、chf3、c2hf5、c2f6、c3f8、c4f6、c4f8、c5hf7、c5f8、sif4、bf3、gef4、cclf3、c2clf5、chfcl2所组成的群组中。
14.在一些实施例中，利用高压流体钝化半导体装置内的材料缺陷，钝化处理所引入元素在该材料缺陷的区域材料的元素浓度占比为10ppb～1％。
15.在一些实施例中，利用高压流体钝化半导体装置内的材料缺陷，钝化处理所引入元素在该半导体材料中浓度为1.0
×
10
15
atom/cm3～1.0
×
10
21
atom/cm3之间。
16.在一些实施例中，上述腔体内的压力范围介于10至300大气压之间，上述腔体内的温度低于850℃。
17.在一些实施例中，上述腔体内的压力范围介于50至250大气压之间，上述腔体内的温度范围介于100至600℃之间。
18.在一些实施例中，高压流体对半导体装置的钝化处理为非等向性。
19.在一些实施例中，上述第一iii-v族化合物为氮化镓(gan)，上述第二iii-v族化合物为氮化铝镓(algan)。
20.在一些实施例中，上述p型iii-v族化合物层为p型氮化镓(p-gan)层。
21.在一些实施例中，上述半导体装置内的缺陷包含以下至少一者：通道层与阻障层之间的界面缺陷、晶格缺陷、由于蚀刻与材料层叠间的异质接面产生的缺陷。
22.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
23.从以下结合所附图式所做的详细描述，可对本发明的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
24.图1是根据本发明的实施例的半导体装置的制造方法的流程图。
25.图2是根据本发明的第一实施例的半导体装置的钝化处理的示意图。
26.图3是根据本发明的第二实施例的半导体装置的钝化处理的示意图。
27.图4是根据本发明的第三实施例的半导体装置的钝化处理的示意图。
28.图5是根据本发明的第四实施例的半导体装置的钝化处理的示意图。
29.图6是根据本发明的第五实施例的半导体装置的钝化处理的示意图。
30.图7是根据本发明的第六实施例的半导体装置的钝化处理的示意图。
31.图8是根据本发明的第七实施例的半导体装置的钝化处理的示意图。
32.图9a是根据本发明的第八实施例的半导体装置的钝化处理的示意图。
33.图9b是根据本发明的第九实施例的半导体装置的钝化处理的示意图。
34.图9c是根据本发明的第十实施例的半导体装置的钝化处理的示意图。
35.图10是根据本发明的实施例的未经钝化处理与经钝化处理后的半导体装置的界面缺陷密度的示意图。
36.图11是根据本发明的实施例的未经钝化处理与经钝化处理后的半导体装置的漏极电压与漏极电流的关系示意图。
37.【主要元件符号说明】
38.110：基板
39.120：通道层
40.130：阻障层
41.140：p型iii-v族化合物层
42.150：介电层
43.160：源极/漏极金属
44.170,172,174：绝缘层
45.g：栅极
46.c1,c2：线段
47.s1,s2,s3：步骤
具体实施方式
48.以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本发明的范围。关于本文中所使用的『第一』、『第二』、
…
等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。
49.图1是根据本发明的实施例的半导体装置的制造方法的流程图。图2是根据本发明的第一实施例的半导体装置的钝化处理的示意图。在半导体装置的制造方法的步骤s1，利用磊晶制程在基板110上依序形成通道层120以及阻障层130以构成半导体装置。
50.在本发明的实施例中，基板110的材料可为蓝宝石(sapphire)、硅(si)、氮化铝(aln)、碳化硅(sic)或氮化镓(gan)等，但本发明并不限于此。在本发明的实施例中，基板110亦可选择性的掺杂物质于其中，以形成导电基板或不导电基板，以硅基板(si)基板而言，其掺杂物可为硼(p)或镁(mg)。
51.在本发明的实施例中，通道层120包括第一iii-v族化合物。第一iii-v族化合物例如为氮化镓(gan)等，但本发明并不限于此。通道层120可以是经掺杂或未经掺杂的层，其厚度至少为500nm。
52.在本发明的实施例中，阻障层130包括第二iii-v族化合物。第二iii-v族化合物例如为氮化铝镓(algan)等，其中al元素比例不高於ga的一半，如al
0.2
ga
0.8
n或是al
0.3
ga
0.7n等，但本发明并不限于此。阻障层130具有的能隙比通道层120具有的能隙高，阻障层130厚度介于10～30nm之间，阻障层130的晶格常数比通道层120的晶格常数小。由于阻障层130具有自发性极化的特性(spontaneous polarization)，并且通道层120及阻障层130的晶格常数不匹配而形成压电极化(piezoelectric polarization)的缘故，在通道层120及阻障层130间的接面处会形成二维电子气。
53.在本发明的其他实施例中，还可在形成通道层120之前，先以磊晶的方式将缓冲层(图未示)形成于基板110上方。缓冲层是用以让后续形成于其上的通道层120与阻障层130的磊晶品质较佳。缓冲层是用以减少基板110和通道层120之间的晶格常数差异和热膨胀系数差异。缓冲层的材料例如为iii族氮化物，如iii-v族化合物半导体材料，并可具有单层或多层结构，缓冲层的材料包括氮化铝(aln)、氮化铝镓(algan)、氮化铟镓(ingan)、氮化铝铟(alinn)、氮化铝镓铟(algainn)或其组合。
54.另外，在本发明的其他实施例中，还可在缓冲层与基板110之间设置成核层(图未示)，成核层用以让后续形成于其上的缓冲层与通道层120的磊晶品质较佳，成核层用以进一步减少通道层120的缺陷密度，有利于后续膜层的成长。成核层的材料为iii-v族化合物半导体材料，例如氮化铝(aln)、氮化镓(gan)、或氮化铝镓(algan)等材料。
55.具体而言，本发明的半导体装置为化合物半导体装置。
56.在本发明的实施例中，在半导体装置的制造方法的步骤s2，将半导体装置置于腔体中。所述腔体为具有反应腔室的腔体，具有流体进出孔以利于通入高压流体。
57.在本发明的实施例中，在半导体装置的制造方法的步骤s3，在腔体内通入高压流体以对半导体装置内的缺陷执行钝化处理。在本发明的实施例中，在执行钝化处理时，腔体内的压力范围介于10至300大气压之间，腔体内的温度低于850℃。在本发明的另一实施例中，在执行钝化处理时，腔体内的压力范围介于50至250大气压之间，腔体内的温度范围介于100至600℃。具体而言，现有习知的沉积钝化层的压力通常为真空，相较之下，本发明利用高压以及低温的腔体环境来对半导体装置内的缺陷执行钝化处理，相较于真空环境，高压环境下的气体分子总量更多，所以更能扩散更多的气体分子进入半导体装置内，然后与半导体装置内的材料缺陷进行钝化反应。
58.在本发明的实施例中，高压流体对半导体装置的钝化处理为非等向性，例如钝化处理以图2～图8以及图9a～图9c所示的两种大小无定向气体分子来示意。
59.在本发明的实施例中，高压流体掺杂由氮、氧、氟中的至少一者构成的化合物作为共溶剂。具体而言，高压流体所掺杂的化合物是选自o2、n2、no、n2o、no2、nh3、nh4oh、nh4cl、nh4f、nh4i、nh4br、(nh4)2so4、nh4hso4、nh4no3、h2o、h2o2、d2o、co(nh2)2、(nh4)2co3、nh4hco3、co2、co、so2、nf3、cf4、hf、wf6、sf6、f2、cof2、clf3、xef3、mof6、tef6、pf3、pf5、asf3、asf5、ch3f、ch2f2、chf3、c2hf5、c2f6、c3f8、c4f6、c4f8、c5hf7、c5f8、sif4、bf3、gef4、cclf3、c2clf5、chfcl2所组成的群组中，该群组的化合物的占比可依实际需求调整。在本发明的实施例中，利用高压流体钝化半导体装置内的材料缺陷，钝化处理所引入元素在该半导体材料中浓度为1.0
×
10
15
atom/cm3～1.0
×
10
21
atom/cm3之间。在本发明的实施例中，利用高压流体钝化半导体装置内的材料缺陷，材料缺陷包含块材内的缺陷及界面缺陷，钝化处理所引入元素在材料缺陷的区域材料的元素浓度占比可以是10ppb～100ppm，也可以是10ppb～1000ppm，也可以是10ppb～0.1％，也可以是10ppb～1％。
60.在本发明的实施例中，钝化处理所修补的半导体装置内的缺陷包含以下至少一者：通道层120与阻障层130之间的界面缺陷、晶格缺陷、由于蚀刻与材料层叠间的异质接面产生的缺陷。在本发明的实施例中，由于高压流体的密度、扩散率、粘滞率等特性介于液体与气体之间，相较于气体的高穿透度及无溶解度、液体的低穿透率极高溶解度，高压流体可兼具高穿透度及高溶解度。因此，可对半导体装置进行晶格缺陷钝化、界面缺陷钝化及薄膜改质(如降低漏电流，惟不以此为限)等作用。钝化是指将上述中的缺陷，会有悬键或是不稳定的键结，通过高压气流体的元素与该缺陷反应，使形成较稳定的键结。
61.图3是根据本发明的第二实施例的半导体装置的钝化处理的示意图。在本发明的第二实施例中，半导体装置的制造方法更包括：在阻障层130上形成p型iii-v族化合物层140。p型iii-v族化合物层140例如为p型导电态的氮化镓(p-gan)层，該層厚度介於50～150nm之間，但本发明并不限于此。p型iii-v族化合物层140具有的能隙比阻障层130具有的能隙小，可以利用p型iii-v族化合物层140与阻障层130的工函数差异来调整半导体装置的导通起始电压。
62.在本发明的第二实施例中，钝化处理执行于p型iii-v族化合物层140形成之前、p型iii-v族化合物层140形成之后、或p型iii-v族化合物层140形成之前与之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。钝化处理后，可降低半导体装置的材料中的缺陷，提升半导体装置的材料性能。
63.图4是根据本发明的第三实施例的半导体装置的钝化处理的示意图。在本发明的第三实施例中，半导体装置的制造方法更包括：在阻障层130上形成p型iii-v族化合物层140，且在p型iii-v族化合物层140上形成介电层150。p型iii-v族化合物层140例如为p型导电态的氮化镓(p-gan)层，但本发明并不限于此。介电层150的材料包括介电材料，并可具有单层或多层结构，其厚度介于10～100nm之间，介电层150的材料包括氧化铝(al2o3)、氮化硅(si3n4)、氧化硅、氮化铝(aln)或其组合，但本发明并不限于此。
64.在本发明的第三实施例中，钝化处理执行于介电层150形成之前、介电层150形成之后、或介电层150形成之前与之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
65.图5是根据本发明的第四实施例的半导体装置的钝化处理的示意图。在本发明的第四实施例中，半导体装置的制造方法更包括：在阻障层130上形成p型iii-v族化合物层140，且在p型iii-v族化合物层140上形成栅极g。p型iii-v族化合物层140例如为p型导电态的氮化镓(p-gan)层，但本发明并不限于此。栅极g的材料可包括金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)、金属硅化物(例如wsix)或其他可与iii-v族化合物半导体形成萧特基接触(schottky contact)的材料。举例而言，可利用蚀刻或举离(lift off)方式，形成栅极g。
66.在本发明的第四实施例中，钝化处理执行于栅极g形成之前、栅极g形成之后、或栅极g形成之前与之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
67.图6是根据本发明的第五实施例的半导体装置的钝化处理的示意图。在本发明的
第五实施例中，半导体装置的制造方法更包括：在阻障层130上形成栅极g。栅极g的材料可包括金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)、金属硅化物(例如wsix)或其他可与iii-v族化合物半导体形成萧特基接触(schottky contact)的材料。举例而言，可利用蚀刻或举离(lift off)方式，形成栅极g。
68.在本发明的第五实施例中，钝化处理执行于栅极g形成之前、栅极g形成之后、或栅极g形成之前与之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
69.图7是根据本发明的第六实施例的半导体装置的钝化处理的示意图。在本发明的第六实施例中，半导体装置的制造方法更包括：在阻障层130上形成介电层150。介电层150的材料包括介电材料，并可具有单层或多层结构，介电层150的材料包括氧化铝(al2o3)、氮化硅(si3n4)、氧化硅、氮化铝(aln)或其组合，但本发明并不限于此。
70.在本发明的第六实施例中，钝化处理执行于介电层150形成之前、介电层150形成之后、或介电层150形成之前与之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
71.图8是根据本发明的第七实施例的半导体装置的钝化处理的示意图。在本发明的第七实施例中，半导体装置的制造方法更包括：在阻障层130上形成介电层150，且在介电层150上形成栅极g。介电层150的材料包括介电材料，并可具有单层或多层结构，介电层150的材料包括氧化铝(al2o3)、氮化硅(si3n4)、氧化硅、氮化铝(aln)或其组合，但本发明并不限于此。栅极g的材料可包括金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)、金属硅化物(例如wsix)或其他可与iii-v族化合物半导体形成萧特基接触(schottky contact)的材料。举例而言，可利用蚀刻或举离(lift off)方式，形成栅极g。
72.在本发明的第七实施例中，钝化处理执行于栅极g形成之前、栅极g形成之后、或栅极g形成之前与之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
73.图9a是根据本发明的第八实施例的半导体装置的钝化处理的示意图。在本发明的第八实施例中，半导体装置的制造方法更包括：在阻障层130上形成绝缘层172；在通道层120、阻障层130与绝缘层172上形成源极/漏极金属160(s/d metal)；在绝缘层172与源极/漏极金属160上形成绝缘层174；在阻障层130与绝缘层174上形成p型iii-v族化合物层140；及在p型iii-v族化合物层140上形成栅极金属(栅极g)。
74.在本发明的第八实施例中，p型iii-v族化合物层140例如为p型导电态的氮化镓(p-gan)层，但本发明并不限于此。在本发明的第八实施例中，绝缘层172与绝缘层174的材料可为二氧化硅、氮化硅或是氮氧化硅。在本发明的第八实施例中，源极/漏极金属160的材料可包含金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)。
75.在本发明的第八实施例中，钝化处理执行于源极/漏极金属160形成之前或是之后，保护层(绝缘层172和/或绝缘层174)覆盖之前或是之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
76.图9b是根据本发明的第九实施例的半导体装置的钝化处理的示意图。在本发明的
第九实施例中，半导体装置的制造方法更包括：在阻障层130上形成栅极g；在阻障层130与栅极g上形成绝缘层170；及在通道层120上形成源极/漏极金属160。
77.在本发明的第九实施例中，栅极g的材料可包括金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)、金属硅化物(例如wsix)或其他可与iii-v族化合物半导体形成萧特基接触(schottky contact)的材料。举例而言，可利用蚀刻或举离(lift off)方式，形成栅极g。在本发明的第九实施例中，绝缘层170的材料可为二氧化硅、氮化硅或是氮氧化硅。在本发明的第九实施例中，源极/漏极金属160的材料可包含金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)。
78.在本发明的第九实施例中，钝化处理执行于源极/漏极金属160形成之前或是之后，保护层(绝缘层170)覆盖之前或是之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
79.图9c是根据本发明的第十实施例的半导体装置的钝化处理的示意图。在本发明的第十实施例中，半导体装置的制造方法更包括：在阻障层130上形成介电层150；在介电层150上形成栅极g；在介电层150与栅极g上形成绝缘层170；及在通道层120上形成源极/漏极金属160。
80.在本发明的第十实施例中，介电层150的材料包括介电材料，并可具有单层或多层结构，介电层150的材料包括氧化铝(al2o3)、氮化硅(si3n4)、氧化硅、氮化铝(aln)或其组合，但本发明并不限于此。在本发明的第十实施例中，栅极g的材料可包括金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)、金属硅化物(例如wsix)或其他可与iii-v族化合物半导体形成萧特基接触(schottky contact)的材料。举例而言，可利用蚀刻或举离(lift off)方式，形成栅极g。在本发明的第十实施例中，绝缘层170的材料可为二氧化硅、氮化硅或是氮氧化硅。在本发明的第十实施例中，源极/漏极金属160的材料可包含金属或金属氮化物(例如ta、tan、ti、tin、w、pd、ni、au、al或其组合)。
81.在本发明的第十实施例中，钝化处理执行于源极/漏极金属160形成之前或是之后，保护层(绝缘层170)覆盖之前或是之后。具体而言，本发明的钝化处理可在各层磊晶完后即执行(即针对各层一一执行钝化处理)，或者是，本发明的钝化处理也可在所有层皆磊晶完后再执行。
82.本发明的钝化处理是针对磊晶过程，与薄膜成膜过程中的缺陷，利用高压流体经由高压以及低温的环境，将晶格、界面、以及材料内的缺陷做钝化的技术。较佳的钝化时机是在缺陷产生后紧接着做钝化处理，可以达到最佳的改善效果。在半导体制程中，磊晶完成后内部会有晶格缺陷，以及缓冲层、通道层、与阻障层之间的界面缺陷，故磊晶后做钝化处理可以有效修补这些缺陷。另外在后续制程中由于蚀刻与材料层叠间的异质接面产生的缺陷，故必须要磊晶完的后续元件制程，也导入钝化技术，以修补该缺陷。磊晶完成后与元件制程中的钝化可以有效降低缺陷密度，提高导通电流与降低漏电流、以及元件可靠性。在本发明的实施例中，在半导体装置中的通道层120与阻障层130的界面缺陷密度范围介于1
×
10
11
至1
×
10
14
cm-2
ev-1
之间(参阅文献：trap states analysis in algan/aln/gan and inaln/aln/gan high electron mobility transistors；september 2017；current applied physics 17(12))。
83.图10是根据本发明的实施例的未经钝化处理与经钝化处理后的半导体装置的通道界面缺陷密度(density of interface trap，d
it
)的示意图，其中界面缺陷密度(d
it
)的单位为ev-1
cm-2
，如图10所示，经钝化处理后的半导体装置的界面缺陷大幅降低，也表示半导体装置的通道界面悬键被大幅度地修补。
84.图11是根据本发明的实施例的未经钝化处理与经钝化处理后的半导体装置的漏极电压与漏极电流的关系示意图，其中图11是将半导体装置的栅极关断后所测得的漏极电压(单位为伏特(v))与电流(单位为纳安(na))的关系示意图，如图11所示，经钝化处理后的半导体装置的元件漏电流(off-state leakage current)(如线段c2所示)相较于未经钝化处理后的半导体装置的元件漏电流(如线段c1所示)下降了约30％至40％，元件漏电流越低表示系统功耗越低，因此经钝化处理后的半导体装置可改善系统功耗。
85.综合上述，本发明提出一种半导体装置的制造方法，针对磊晶过程，与薄膜成膜过程中的缺陷，利用高压流体经由高压以及低温的环境，将晶格、界面、以及材料内的缺陷做钝化的技术。
86.以上概述了数个实施例的特征，因此熟习此技艺者可以更了解本发明的态样。熟习此技艺者应了解到，其可轻易地把本发明当作基础来设计或修改其他的制程与结构，借此实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。熟习此技艺者也应可明白，这些等效的建构并未脱离本发明的精神与范围，并且他们可以在不脱离本发明精神与范围的前提下做各种的改变、替换与变动。