高电容密度的半导体电容器及其制备方法与流程

1.本发明涉及半导体电容器技术，具体地涉及高电容密度的半导体电容器及其制备方法。


背景技术：

2.集成电路技术允许在硅管芯上生成很多类型的器件，随着半导体集成电路制造技术的不断进步，其性能得到不断提升，同时也伴随着器件小型化和微型化的集成进程，要求在一定的区域内设置尽可能多的器件，以获得较高的集成性能。最常见的器件是晶体管、二极管、电阻器或电容器。电容器是在半导体器件中用于存储电荷的元件。电容器包括由绝缘材料分隔的两个导电板。电容器用于诸如电子滤波器、模数转换器、存储器件、控制应用的应用中，以及很多其它类型的半导体器件应用中。
3.电容器作为集成电路中的重要组成单元，广泛运用于存储器、微波、射频、智能卡、高压和滤波等芯片中。为了获得较高的电容密度，目前通常采用的方法有三种，一是采用较高介电常数的介电材料来提高电容密度；但是由于目前可用的介电材料有限，而可以与现有工艺结合的介电材料更少，因此换用高介电常数材料的提升空间有限。二是根据物理学电容计算原理，减少两极板的距离也可以增大电容；而在具体电容器制造过程中既是减少介质层的厚度，但是降低介质层厚度，会引起在同等工作电压下，介质材料所承受的电场强度也相应增加，且由于介质材料的耐击穿程度是一定的，所以为了获得可靠的电容器件，减少被击穿损坏的危险，利用减少介质层的厚度来实现电容密度提高也是有限的。三是在单层电容器的结构下，利用起伏的形貌或者半球状晶粒，增加单位面积上的电容极板面积，但是这种方法，所能提高的幅度有限，而且工艺具有很大难度。
4.因此，现有技术中缺少能够有效提高电容器电容密度的简单方法。


技术实现要素：

5.本发明的目的是为了克服现有技术存在的缺少能够有效提高电容器电容密度的简单方法问题，提供一种半导体电容器及其制备方法，该方法简单，制备得到的电容器具有较高的电容密度。
6.为了实现上述目的，本发明一方面提供一种高电容密度的半导体电容器的制备方法，包括以下步骤：
7.s1、在基底上淀积两层导电层和一层介电层，所述介电层位于所述两层导电层之间；
8.s2、在位于外层的导电层上刻蚀第一槽，再在第一槽和位于外层的导电层上淀积一层介电层；
9.s3、在位于外层的介电层上淀积一层导电层并在该导电层上刻蚀第二槽，所述第二槽与所述第一槽错开设置，随后在第二槽和所述该导电层上淀积一层介电层；
10.s4、依次重复步骤s2和s3若干次，得到若干个所述第一槽和所述第二槽，其中，若
干个所述第一槽排列位于同一直线上，若干个所述第二槽排列位于同一直线上；
11.s5、在对应所述第一槽的中心位置刻蚀奇数层连接孔，所述奇数层连接孔由最外层介电层至最内层介电层贯穿；在对应所述第二槽的中心位置刻蚀偶数层连接孔，所述偶数层连接孔由最外层介电层至最内层上一层的介电层贯穿；
12.s6、在所述奇数层连接孔和偶数层连接孔内分别填充导电材料。
13.本发明第二方面提供一种高电容密度的半导体电容器，采用上述方法制备得到，包括基底、导电层和介电层，所述导电层和介电层依次交替堆叠设于所述基底上，所述导电层包括奇数层和偶数层，所述电容器上分别设有贯穿所述导电层和介电层的奇数层连接孔和偶数层连接孔；
14.所述奇数层连接孔内填充有导电材料，用于通过导电材料与所述奇数层电性连接且与所述偶数层绝缘连接；
15.所述偶数层连接孔内填充有导电材料，用于通过导电材料与所述偶数层电性连接且与所述奇数层绝缘连接。
16.通过上述技术方案，将导电层和介质层堆叠设置形成内部多层电极连接的沟槽结构，增加了电极的有效面积，提高了电容密度和电容器使用寿命，制备过程不需要在基底上刻蚀高深宽比的电容孔及对高深宽比的电容孔的填充，大大降低了工艺难度以及工艺成本。
附图说明
17.图1是本发明电容器的导电层和介电层的结构示意图；
18.图2是本发明电容器的第一槽的结构示意图；
19.图3是本发明电容器的第二槽的结构示意图；
20.图4是本发明电容器奇数层连接孔和偶数层连接孔构结构示意图；
21.图5是本发明电容器的局部结构示意图；
22.图6是本发明电容器的奇数层导电块和偶数层导电块的结构示意图；
23.图7是本发明电容器的结构示意图。
24.附图标记说明
25.1、基底；2、第一层导电层；3、第一层介电层；4、第二层导电层；5、第一槽；6、第二层介电层；7、第三层导电层；8、第二槽；9、奇数层连接孔；10、偶数层连接孔；11、第五层介电层；12、奇数层导电块；13、偶数层导电块；14、绝缘隔离层；15、第一金属外电极；16、第二金属外电极。
具体实施方式
26.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
27.一种高电容密度的半导体电容器的制备方法，包括以下步骤：
28.s1、在基底1上淀积两层导电层和一层介电层，所述介电层位于所述两层导电层之间：
29.示例性地，如图1所示，在基底1上上采用如溅射、化学气相沉积等方法形成第一层
导电层2，再采用化学气相沉积方法形成第一层介电层3，随后采用如溅射、化学气相沉积等方法形成第二层导电层4。其中，基底1可以为半导体材料基底或绝缘性基底，示例性地选用非掺杂的硅基底；导电层2的电阻率小于10ω*m，本实施例导电层2示例性地选用多晶硅。所述导电层2的厚度介于15nm-2μm之间，示例性地，厚度可以为20nm、80nm、100nm或1μm；本实施例介质层3选用二氧化硅。所述介质层3的厚度介于20nm-3μm之间，优选地，所述介质层3的厚度为30nm、80nm、1μm或2μm，介质层3的厚度取决于耐压设计的需求；
30.s2、在位于外层的导电层上刻蚀第一槽5，再在第一槽5和位于外层的导电层上淀积一层介电层；
31.示例性地，如图2所示，采用硫酸加双氧水清洗第二层导电层4(即上述在位于外层的导电层)后，选择性地掩蔽和光刻第二层导电层4得到第一槽5，刻蚀宽度取决于电容的耐压等级，优选地，刻蚀宽度6-8μm。随后在第一槽5和位于外层的导电层上淀积一层介电层，具体为：先在第一槽5内淀积填充介电层所用材质作为第二层导电层4的绝缘隔离区域，再在第二层导电层4上淀积第二层介电层6，如图3所示，其中，第一槽5和第二层介电层6的材料可以相同，也可以不同；
32.s3、在位于外层的介电层上淀积一层导电层并在该导电层上刻蚀第二槽8，所述第二槽8与所述第一槽5错开设置，随后在第二槽8和所述该导电层上淀积一层介电层：
33.示例性地，如图3所示，在第二层介电层6(即上述位于外层的介电层)上淀积第三层导电层7，在第三层导电层7上刻蚀得到第二槽8，第二槽8位于第一槽5的右侧，刻蚀宽度取决于电容的耐压等级，优选地，刻蚀宽度6-15μm。随后先在第二槽8内淀积填充介电层所用材质作为第三层导电层7的绝缘隔离区域，再在第三层导电层7上淀积第三层介电层，其中，第二槽8和第三层介电层的材料可以相同，也可以不相同；
34.s4、依次重复步骤s2和s3若干次，得到若干个所述第一槽5和所述第二槽8，其中，若干个所述第一槽5排列位于同一直线上，若干个所述第二槽8排列位于同一直线上：
35.示例性地，最终得到5层导电层和5层介电层交替堆叠的结构，第二层和第四层导电层上分别设有第一槽5，两个第一槽5对齐设置，第三层和第五层导电层上分别设有第二槽8，两个第二槽8对齐设置；
36.s5、在对应所述第一槽5的中心位置刻蚀奇数层连接孔9，所述奇数层连接孔9由最外层(即如图4所示的第五层)介电层至最内层(即如图4所示的即第一层)介电层贯穿；在对应所述第二槽8的中心位置刻蚀偶数层连接孔10，所述偶数层连接孔10由最外层(即如图4所示的第五层)介电层至最内层上一层(即如图4所示的第二层)的介电层贯穿，示例性地，如图4所示；其中，第一槽5比所述奇数层连接孔9宽4-6μm，即第一槽5的边缘距离奇数层连接孔9边缘2-3μm，第二槽8比所述偶数层连接孔10宽4-6μm，即第二槽8的边缘距离偶数层连接孔10边缘2-3μm，具体范围不局限于该数值，根据耐压要求调整；
37.s6、在所述奇数层连接孔9和偶数层连接孔10内分别填充导电材料；
38.示例性地，如图6所示，所述奇数层连接孔9和偶数连接孔通过填充导电材料实现电容器中奇数导电层(第一层、第三层和第五层导电层)与偶数导电层(第二层和第四层导电层)的引出。
39.进一步地，一种高电容密度的半导体电容器的制备方法还包括：
40.s7、在最外层介电层上分别填充奇数层导电块12和偶数层导电块13，所述奇数层
导电块12与所述奇数层连接孔9的导电材料接触连接，所述偶数层导电块13与所述偶数层连接孔10的导电材料接触连接：
41.示例性地，如图5所示，在第五层介电层11上淀积一层导电层，刻蚀去除表面多余的导电材料形成相互分离的奇数层导电块12和偶数层导电块13，以使奇数层导电块12和偶数层导电块13电性分离，如图6所示；
42.s8、在所述电容器远离所述基底1的一侧淀积绝缘隔离层14：通过cvd淀积二氧化硅得到绝缘隔离层14，绝缘隔离层14同时覆盖了第五层介电层11、奇数层导电块12和偶数层导电块13，
43.在所述绝缘隔离层14上选择性刻蚀使所述奇数层导电块12和偶数层导电块13部分裸露；如图7所示，奇数层导电块12和偶数层导上表面局部裸露，
44.在所述奇数层导电块12和偶数层导电块13的裸露部分分别溅射金属层以形成第一金属外电极15和第二金属外电极16；第一金属外电极15及第二金属外电极16的材料可以采用al-si-cu合金，也可以采用其他金属材料；第一金属外电极15能够与奇数导电层等电位连接，同时，第二金属外电极16能够与偶数导电层等电位连接，从而将电容器引出连接。
45.一种高电容密度的半导体电容器，采用上述方法制备得到，如图7所示，包括基底1、导电层、介电层、第一金属外电极15和第二金属外电极16，所述导电层和介电层依次交替堆叠设于所述基底1上，所述导电层包括奇数层和偶数层，所述电容器上分别设有贯穿所述导电层和介电层的奇数层连接孔9和偶数层连接孔10；所述导电层的电阻率小于10ω*m，厚度为15nm-2μm，优选地，厚度为20nm-1μm；所述介电层的厚度为20nm-3μm；所述电容器内分别设有贯穿所述导电层和介电层的第一槽5和第二槽8，所述第一槽5位于所述偶数层上，所述第一槽5的中线与所述奇数层连接孔9的中线重合，所述第一槽的宽度大于所述奇数层连接孔的宽度；所述第二槽8位于所述奇数层上，所述第二槽8的中线与所述偶数层连接孔10的中线重合，所述第二槽的宽度大于所述偶数层连接孔的宽度；优选地，所述第一槽5和第二槽8分别宽6-8μm，所述第一槽5比所述奇数层连接孔9宽4-6μm，所述第二槽8比所述偶数层连接孔10宽4-6μm；所述第一金属外电极15与所述奇数层电性连接，所述第二金属外电极16与所述偶数层电性连接；所述奇数层连接孔9内填充有导电材料，用于通过导电材料与所述奇数层电性连接且与所述偶数层绝缘连接；所述偶数层连接孔10内填充有导电材料，用于通过导电材料与所述偶数层电性连接且与所述奇数层绝缘连接。
46.综上，本发明在基底上形成若干交替分布的导电层，相邻导电层之间通过介质层间隔，以形成电容器结构，提高硅电容器的密度。通过在奇数层连接槽内填充多晶硅形成奇数连接线、在偶数层连接槽内填充多晶硅形成偶数连接线，再通过奇数连接线与偶数连接线将电容器引出，利用等离子刻蚀技术和原位掺杂多晶奇数连接内部导电层，制造工艺简单，得到的电容器相对于普通陶瓷电容具有小体积、大电容量、可靠性高(容值不随电压、温度变化)、温度特性好(容值基本不随温度变化)等优点。本发明在使用叠层方式实现高密度电容的基础上，在奇数层和偶数层刻蚀沟槽，并在沟槽内淀积填充绝缘介质层，既实现了电容叠层电容电极的引出，也实现奇数层和偶数层的绝缘耐压从而扩展至电力电子中的应用。
47.以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于此。在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，包括各个具体技术
特征以任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。但这些简单变型和组合同样应当视为本发明所公开的内容，均属于本发明的保护范围。