一种MOSFET结构及其制作方法与流程

一种mosfet结构及其制作方法
技术领域
1.本发明属于半导体集成电路技术领域，涉及一种mosfet结构及其制作方法。


背景技术：

2.金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。mosfet依照其“通道”(工作载流子)的极性不同，可分为“n型”与“p型”的两种类型，通常又称为nmosfet与pmosfet，其他简称上包括nmos、pmos等。
3.现有mosfet结构的制作方法使用自对准侧墙工艺，有源区的接触(aa ct)与沟道位于同一纵切面，必须有一定厚度(lsp≈0.2～0.3*lg，其中，lsp为侧墙厚度，lg为栅极宽度)的侧墙实现接触与栅极多晶硅间的隔离，接触-多晶硅节距(contact poly pitch，简称cpp)较大，降低了晶体管密度，其中，cpp＝lg+2lsp+lcnt，lcnt为接触的宽度。
4.因此，如何改进mosfet结构及其制作工艺，以提升晶体管密度，成为本领域技术人员亟待解决的一个重要技术问题。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种mosfet结构及其制作方法，用于解决现有技术中mosfet晶体管占用面积较大的问题。
6.为实现上述目的及其他相关目的，本发明提供一种mosfet结构，包括：
7.衬底；
8.第一有源区与第二有源区，位于所述衬底中并沿x方向间隔设置，所述x方向平行于所述衬底所在平面；
9.至少两个第三有源区，位于所述衬底中并沿y方向间隔设置，所述第三有源区沿所述x方向的两端分别与所述第一有源区及所述第二有源区连接，所述y方向平行于所述衬底所在平面，且所述y方向垂直于所述x方向；
10.栅极结构，位于所述第三有源区上并往所述y方向延伸，所述栅极结构的沿所述y方向的第一端突出于所述第一有源区及所述第二有源区的沿所述y方向的第一端，所述栅极结构的沿所述y方向的第二端与所述第一有源区及所述第二有源区的沿所述y方向的第二端间隔预设距离；
11.侧墙结构，包括位于所述栅极结构的沿所述x方向第一端的第一侧墙、位于所述栅极结构的沿所述x方向第二端的第二侧墙及位于所述栅极结构的沿所述y方向的第二端的第三侧墙；
12.源区与漏区，所述源区位于所述第一有源区中，所述漏区位于所述第二有源区中；
13.源极接触部与漏极接触部，所述源极接触部位于所述源区上方并位于所述第三侧墙的沿所述y方向远离所述栅极结构的一侧，所述源极接触部位于所述漏区上方并位于所述第三侧墙的沿所述y方向远离所述栅极结构的一侧。
14.可选地，所述第三侧墙沿x方向突出于所述第一侧墙的远离所述栅极结构的一侧，并沿x方向突出于所述第二侧墙的远离所述栅极结构的一侧。
15.可选地，所述源极接触部与所述栅极结构之间沿所述x方向的距离小于所述第一侧墙沿所述x方向的厚度，所述漏极接触部与所述栅极结构之间沿所述x方向的距离小于所述第二侧墙沿所述x方向的厚度。
16.可选地，所述源极接触部与所述栅极结构之间沿所述x方向的距离小于或等于0，所述漏极接触部与所述栅极结构之间沿所述x方向的距离小于或等于0。
17.可选地，所述mosfet结构还包括栅极结构引出部及栅极接触部，所述栅极结构引出部位于所述衬底上并与所述栅极结构的沿所述y方向的第一端连接，所述栅极接触部在所述衬底上的垂直投影位于所述栅极结构引出部所在区域。
18.可选地，所述mosfet结构还包括栅极接触部，所述栅极接触部在所述衬底上的垂直投影位于所述栅极结构所在区域。
19.本发明还提供一种mosfet结构的制作方法，包括以下步骤：
20.提供一衬底，形成隔离结构于所述衬底中以所述衬底中限定出第一有源区、第二有源区及至少两个第三有源区，所述第一有源区与所述第二有源区沿x方向间隔设置，至少两个所述第三有源区沿y方向间隔设置，所述第三有源区沿所述x方向的两端分别与所述第一有源区及所述第二有源区连接，所述x方向与所述y方向均平行于所述衬底所在平面，且所述y方向垂直于所述x方向；
21.形成栅极结构于所述衬底上，所述栅极结构位于所述第三有源区上并往所述y方向延伸，所述栅极结构的沿所述y方向的第一端突出于所述第一有源区及所述第二有源区的沿所述y方向的第一端，所述栅极结构的沿所述y方向的第二端与所述第一有源区及所述第二有源区的沿所述y方向的第二端间隔预设距离；
22.形成侧墙介质层于所述衬底上，并图形化所述侧墙介质层以得到侧墙结构，所述侧墙结构包括位于所述栅极结构的沿所述x方向第一端的第一侧墙、位于所述栅极结构的沿所述x方向第二端的第二侧墙及位于所述栅极结构的沿所述y方向的第二端的第三侧墙；
23.形成源区与漏区，所述源区位于所述第一有源区中，所述漏区位于所述第二有源区中；
24.形成层间介质层于所述衬底上，并形成源极接触部与漏极接触部于所述层间介质层中，所述源极接触部位于所述源区上方并位于所述第三侧墙的沿所述y方向远离所述栅极结构的一侧，所述源极接触部位于所述漏区上方并位于所述第三侧墙的沿所述y方向远离所述栅极结构的一侧。
25.可选地，在形成所述源区与所述漏区之后及形成所述层间介质层之前，还包括以下步骤：形成硅化物层于所述源区的顶面、所述漏区的顶面及所述栅极结构的顶面。
26.可选地，在形成所述栅极结构时，还同步形成栅极结构引出部，所述栅极结构引出部位于所述衬底上并与所述栅极结构的沿所述y方向的第一端连接，在形成所述层间介质层之后，还包括形成栅极接触部于所述层间介质层中的步骤，所述栅极接触部在所述衬底上的垂直投影位于所述栅极结构引出部所在区域。
27.可选地，在形成所述层间介质层之后，还包括形成栅极接触部于所述层间介质层中的步骤，所述栅极接触部在所述衬底上的垂直投影位于所述栅极结构所在区域。
28.如上所述，本发明的mosfet结构中，侧墙结构包括位于栅极结构的沿x方向两端的第一侧墙与第二侧墙，并包括位于栅极结构的沿y方向的一端的第三侧墙，源极接触部与漏极接触部均位于第三侧墙的沿y方向远离栅极结构的一侧，与沟道不在同一切面，从而可降低接触-多晶硅节距，有利于晶体管密度提升。本发明的mosfet结构的制作方法使用侧墙图形化工艺得到上述侧墙结构，工艺简单。
附图说明
29.图1显示为一种mosfet结构的剖面结构示意图。
30.图2显示为图1所示结构中nmos晶体管的平面布局图。
31.图3显示为本发明的mosfet结构于实施例一中的一种平面布局图。
32.图4显示为图3所示结构沿x1方向的剖面图。
33.图5显示为图3所示结构沿x2方向的剖面图。
34.图6显示为图3所示结构沿x3方向的剖面图。
35.图7显示为常规器件的平面布局与尺寸。
36.图8显示为本发明的mosfet结构于实施例一中的一种平面布局与尺寸。
37.图9显示为本发明的mosfet结构于实施例二中的一种平面布局与尺寸。
38.图10显示为本发明的mosfet结构的制作方法形成栅极结构于所述衬底上后所呈现的沿x1方向的剖面结构示意图。
39.图11显示为本发明的mosfet结构的制作方法沉积侧墙介质层于所述衬底201上并平坦化后所呈现的沿x1方向的剖面结构示意图。
40.图12显示为本发明的mosfet结构的制作方法图形化所述侧墙介质层后所呈现的沿x1方向的剖面结构示意图。
41.图13显示为本发明的mosfet结构的制作方法图形化所述侧墙介质层后所呈现的沿x2方向的剖面结构示意图。
42.图14显示为本发明的mosfet结构的制作方法形成源区与漏区后所呈现的沿x1方向的剖面结构示意图。
43.图15显示为本发明的mosfet结构的制作方法形成硅化物层于所述源区的顶面、所述漏区的顶面及所述栅极结构的顶面的示意图。
44.图16显示为本发明的mosfet结构的制作方法形成层间介质层于所述衬底上并平坦化所述层间介质层后所呈现的沿x1方向的剖面结构示意图。
45.元件标号说明
46.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
nmos晶体管
47.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pmos晶体管
48.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区接触
49.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区
50.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
多晶硅区
51.106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
接触区
52.107
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源漏注入区
53.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
54.202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一有源区
55.203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二有源区
56.204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三有源区
57.205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源区
58.206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏区
59.207
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极接触部
60.208
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极接触部
61.209
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一侧墙
62.210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二侧墙
63.211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三侧墙
64.212
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阱区
65.213
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离结构
66.214
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源漏注入区
67.215
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅介质层
68.216
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
多晶硅层
69.217
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极结构引出部
70.218
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极接触部
71.219
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
侧墙介质层
72.220
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅化物层
73.221
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层间介质层
具体实施方式
74.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
75.请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
76.请参阅图1，显示为一种mosfet结构的剖面结构示意图，包括nmos晶体管101、pmos晶体管102及有源区接触103。请参阅图2，显示为图1所示结构中nmos晶体管101的平面布局图，包括有源区104、多晶硅区105、接触区106及源漏注入区107。其中，图1及图2所示mosfet结构使用自对准侧墙工艺，有源区接触103与沟道位于同一纵切面，必须有一定厚度的侧墙实现接触与多晶硅间的隔离，其中，图1中示出了接触-多晶硅节距cpp、侧墙厚度lsp、栅极宽度lg及接触的宽度lcnt，cpp＝lg+2lsp+lcnt，可见，图1及图2所示的mosfet结构的cpp较大，从而不利于晶体管密度的提高。本发明对mosfet结构及其制作工艺进行了改进，用以提升晶体管密度，下面通过具体的实施例来说明该改进方案。
77.实施例一
78.本实施例中提供一种mosfet结构，请参阅图3至图6，其中，图3显示为该mosfet结构的平面布局图，图4显示为图3所示结构沿x1方向的剖面图，图5显示为图3所示结构沿x2方向的剖面图，图6显示为图3所示结构沿x3方向的剖面图。
79.具体的，如图3至图6所示，所述mosfet结构包括衬底201、第一有源区202与第二有源区203、至少两个第三有源区204、栅极结构、侧墙结构、源区205与漏区206、源极接触部207与漏极接触部208，其中，所述第一有源区202与所述第二有源区203位于所述衬底201中并沿x方向间隔设置，所述x方向平行于所述衬底201所在平面，所述至少两个第三有源区204位于所述衬底201中并沿y方向间隔设置，所述第三有源区204沿所述x方向的两端分别与所述第一有源区202及所述第二有源区203连接，所述y方向平行于所述衬底201所在平面，且所述y方向垂直于所述x方向；所述栅极结构位于所述第三有源区204上并往所述y方向延伸，所述栅极结构的沿所述y方向的第一端突出于所述第一有源区202及所述第二有源区202的沿所述y方向的第一端，所述栅极结构的沿所述y方向的第二端与所述第一有源区202及所述第二有源区202的沿所述y方向的第二端间隔预设距离；所述侧墙结构包括位于所述栅极结构的沿所述x方向第一端的第一侧墙209、位于所述栅极结构的沿所述x方向第二端的第二侧墙210及位于所述栅极结构的沿所述y方向的第二端的第三侧墙211；所述源区205位于所述第一有源区202中，所述漏区206位于所述第二有源区203中；所述源极接触部207所述源极接触部位于所述源区205上方并位于所述第三侧墙211的沿所述y方向远离所述栅极结构的一侧，所述源极接触部207位于所述漏区206上方并位于所述第三侧墙211的沿所述y方向远离所述栅极结构的一侧。
80.作为示例，所述衬底201中设有阱区212，所述第一有源区202、所述第二有源区203及所述第三有源区204是通过浅沟槽隔离结构213在所述阱区212中划分得到，其中，对于nmos晶体管，所述阱区212为p阱。
81.作为示例，图4中还示出了源漏注入区214，在所述源漏注入区214中，所述第一有源区202未被所述栅极结构及所述侧墙结构遮挡的部分构成所述源区205，所述第二有源区203未被所述栅极结构及所述侧墙结构遮挡的部分构成所述漏区206。
82.作为示例，所述第一有源区202与所述第二有源区203之间的所述第三有源区204的数目可以根据需要进行调整，例如为2～10个，优选为5～6个，其中，每一所述第三有源区204作为一晶体管的沟道区，多个晶体管共用一源区，并共用一漏区，多个晶体管为并联关系。
83.作为示例，所述源极接触部207及所述漏极接触部208是位于层间介质层221中，所述层间介质层221位于所述衬底201上并覆盖所述栅极结构及所述侧墙结构。
84.作为示例，所述栅极结构包括自下而上依次设置的栅介质层215及多晶硅层216，所述源区205的顶面、所述漏区206的顶面及所述多晶硅层216的顶面均设有硅化物层217以降低与相应接触部的接触电阻。
85.由图3的平面布局图与图5、图6的剖面图可见，本实施例的mosfet结构中，源漏上的接触位置位于沟道切面之外，从而cpp不受所述第一侧墙209及所述第二侧墙210的厚度影响。
86.需要指出的是，本发明中，所述源极接触部207与所述栅极结构之间的隔离由所述第三侧墙211实现，只要所述源极接触部207的边缘与所述栅极结构的边缘之间的最短距离
满足隔离需求即可，例如，对于0.13微米节距的器件，该隔离距离范围可以是0.03微米左右。
87.作为示例，所述第三侧墙211沿x方向突出于所述第一侧墙209的远离所述栅极结构的一侧，并沿x方向突出于所述第二侧墙210的远离所述栅极结构的一侧，从而更有效隔离所述源极接触部207与所述栅极结构，并更有效隔离所述漏极接触部208与所述栅极结构。
88.作为示例，所述源极接触部207与所述栅极结构之间沿所述x方向的距离小于所述第一侧墙209沿所述x方向的厚度，所述漏极接触部208与所述栅极结构之间沿所述x方向的距离小于所述第二侧墙210沿所述x方向的厚度，从而cpp《lg+2lsp+lcnt，有利于提升晶体管密度。
89.作为示例，所述源极接触部207与所述栅极结构之间沿所述x方向的距离也可以等于0，所述漏极接触部208与所述栅极结构之间沿所述x方向的距离也可以等于0，此时，cpp＝lg+lcnt，有利于进一步提升晶体管密度。
90.作为示例，所述源极接触部207与所述栅极结构之间沿所述x方向的距离还可以进一步小于0，所述漏极接触部208与所述栅极结构之间沿所述x方向的距离还可以进一步小于0，此时，cpp《lg+lcnt，有利于更进一步提升晶体管密度。
91.作为示例，如图3所示，本实施例中，所述mosfet结构还包括栅极结构引出部217及栅极接触部218，所述栅极结构引出部217位于所述衬底201上并与所述栅极结构的沿所述y方向的第一端连接，所述栅极接触部218在所述衬底201上的垂直投影位于所述栅极结构引出部217所在区域。
92.下面通过与常规器件对比说明本实施例的mosfet结构的面积收益：
93.请参阅图7，显示为常规器件的平面布局与尺寸，在0.13微米节点下，该器件在y方向上的宽度a的典型尺寸为0.36微米，在x方向上的宽度b的典型尺寸为0.3微米，器件面积为a
·
b，其中，侧墙尺寸占比r1＝2lsp/pitch＝2
·
0.057/0.3＝38％，有源区最小宽度与间距的比例r2＝0.15/0.21，接触沿y方向的尺寸为0.14微米。
94.请参阅图8，显示为本实施例的mosfet结构的一种平面布局与尺寸，其中，所述源极接触部207与所述栅极结构之间沿x方向的距离为0，所述漏极接触部208与所述栅极结构之间沿x方向的距离为0，从而本实施例的mosfet结构在x方向上的宽度减少了38％，为0.62b。另外，本实施例的mosfet结构在y方向上的宽度增加了接触的尺寸0.14微米和0.03微米的隔离距离，从而本实施例的mosfet结构在y方向上的宽度值为a+0.17。
95.因此，本实施例的mosfet结构与常规器件的面积比r3＝(a+0.17)
·
0.62b/ab＝0.62+0.17
·
0.62/a，通过计算可得，当a的值大于0.28时，面积比r3小于1，即有源区节距(aa pitch)大于0.28微米时可实现总单元面积减小。而对于0.13微米节点器件，a的典型尺寸为0.36微米，从而本实施例的mosfet结构与常规器件的面积比r3＝(a+0.17)
·
0.62b/ab＝0.62+0.17
·
0.62/0.36＝0.91，即在0.13微米节点下，本实施例的mosfet结构的面积可缩小至常规器件的91％，实现了面积收益。
96.实施例二
97.本实施例中也提供一种mosfet结构，请参阅图9，显示为本实施例的mosfet结构的一种平面布局与尺寸，其中，本实施例与实施例一采用基本相同的技术方案，不同之处在
于，实施例一中在栅极结构一端设有栅极结构引出部217，栅极接触部218位于栅极结构引出部217所在区域，而本实施例中没有在栅极结构之外额外设置栅极结构引出部，栅极接触部218是直接放置在栅极结构所在区域，即栅极接触部218在衬底201上的垂直投影位于栅极结构所在区域。
98.如图9所示的尺寸信息，本实施例的mosfet结构在x方向上的宽度与实施例一样相对于常规器件减少了38％，为0.62b。另外，本实施例的mosfet结构在y方向上的宽度增加了接触的尺寸0.14微米和0.03微米的隔离距离，并减少了多晶硅端探出区域的长度(多晶硅边缘到有源区的最短距离)0.07微米，最终本实施例的mosfet结构在y方向上的宽度为a+0.1微米。
99.因此，本实施例的mosfet结构与常规器件的面积比r3＝(a+0.1)
·
0.62b/ab＝0.62+0.1
·
0.62/a，通过计算可得，当a的值大于0.162时，面积比r3小于1，即有源区节距(aa pitch)大于0.162微米时可实现总单元面积减小。而对于0.13微米节点器件，a的典型尺寸为0.36微米，从而本实施例的mosfet结构与常规器件的面积比r3＝(a+0.17)
·
0.62b/ab＝0.62+0.1
·
0.62/0.36＝0.79，即在0.13微米节点下，本实施例的mosfet结构的面积可缩小至常规器件的79％，有较大的面积收益。
100.实施例三
101.本实施例提供一种mosfet结构的制作方法，用于制作实施例一或实施例二中所述的mosfet结构，包括以下步骤：
102.s1：提供一衬底，形成隔离结构于所述衬底中以所述衬底中限定出第一有源区、第二有源区及至少两个第三有源区，所述第一有源区与所述第二有源区沿x方向间隔设置，至少两个所述第三有源区沿y方向间隔设置，所述第三有源区沿所述x方向的两端分别与所述第一有源区及所述第二有源区连接，所述x方向与所述y方向均平行于所述衬底所在平面，且所述y方向垂直于所述x方向；
103.s2：形成栅极结构于所述衬底上，所述栅极结构位于所述第三有源区上并往所述y方向延伸，所述栅极结构的沿所述y方向的第一端突出于所述第一有源区及所述第二有源区的沿所述y方向的第一端，所述栅极结构的沿所述y方向的第二端与所述第一有源区及所述第二有源区的沿所述y方向的第二端间隔预设距离；
104.s3：形成侧墙介质层于所述衬底上，并图形化所述侧墙介质层以得到侧墙结构，所述侧墙结构包括位于所述栅极结构的沿所述x方向第一端的第一侧墙、位于所述栅极结构的沿所述x方向第二端的第二侧墙及位于所述栅极结构的沿所述y方向的第二端的第三侧墙；
105.s4：形成源区与漏区，所述源区位于所述第一有源区中，所述漏区位于所述第二有源区中；
106.s5：形成层间介质层于所述衬底上，并形成源极接触部与漏极接触部于所述层间介质层中，所述源极接触部位于所述源区上方并位于所述第三侧墙的沿所述y方向远离所述栅极结构的一侧，所述源极接触部位于所述漏区上方并位于所述第三侧墙的沿所述y方向远离所述栅极结构的一侧。
107.具体的，请参阅图10，显示为所述步骤s2形成栅极结构于所述衬底201上后所呈现的沿x1方向的剖面结构示意图。需要指出的是，x1方向及后续提到的x2方向、x3方向的具体
位置可参见图3。
108.具体的，对于实施例一的mosfet结构，所述步骤s2在形成所述栅极结构时，还同步形成栅极结构引出部217(如图3所示)，所述栅极结构引出部位于所述衬底201上并与所述栅极结构的沿所述y方向的第一端连接。
109.具体的，请参阅图11，显示为所述步骤s3沉积侧墙介质层219于所述衬底201上并平坦化后所呈现的沿x1方向的剖面结构示意图。所述侧墙介质层219可包括氮化硅层、氧化硅层中的一种或多种。
110.具体的，请图12及图13，显示为所述步骤s3图形化所述侧墙介质层219以得到第一侧墙209、第二侧墙210及第三侧墙211后所呈现的剖面结构示意图，其中，图12为沿x1方向的剖面结构示意图，图13为沿x2方向的剖面结构示意图。
111.具体的，请参阅图14，显示为所述步骤s4形成源区205与漏区206后所呈现的沿x1方向的剖面结构示意图。其中，可通过离子注入及激活以形成所述源区205与所述漏区206。
112.具体的，请参阅图15，在所述步骤s4中，形成所述源区205与所述漏区206之后，接着形成硅化物层220于所述源区205的顶面、所述漏区206的顶面及所述栅极结构的顶面(具体为所述多晶硅层216的顶面)，然后再执行所述步骤s5。
113.具体的，请参阅图16，显示为所述步骤s5形成层间介质层221于所述衬底201上并通过化学机械抛光平坦化所述层间介质层221后所呈现的沿x1方向的剖面结构示意图。所述层间介质层221可包括氮化硅层、氧化硅层中的一种或多种。
114.具体的，所述步骤s5形成源极接触部207与漏极接触部208于所述层间介质层221中后所呈现的沿x1方向、沿x2方向及沿x3方向的剖面结构示意图分别如图4、图5及图6所示。
115.具体的，对于实施例一的mosfet结构，所述步骤s5在形成所述层间介质层221之后，还包括形成栅极接触部218(如图3所示)于所述层间介质层221中的步骤，所述栅极接触部218在所述衬底201上的垂直投影位于所述栅极结构引出部217所在区域。而对于实施例二的mosfet结构，所述步骤s5在形成所述层间介质层221之后形成的栅极接触部218在所述衬底201上的垂直投影位于所述栅极结构所在区域(如图9所示)。
116.综上所述，本发明的mosfet结构中，侧墙结构包括位于栅极结构的沿x方向两端的第一侧墙与第二侧墙，并包括位于栅极结构的沿y方向的一端的第三侧墙，源极接触部与漏极接触部均位于第三侧墙的沿y方向远离栅极结构的一侧，与沟道不在同一切面，从而可降低接触-多晶硅节距，有利于晶体管密度提升。本发明的mosfet结构的制作方法使用侧墙图形化工艺得到上述侧墙结构，工艺简单。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
117.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。