二维材料传输门混频器及其制备方法

1.本发明的至少一种实施例涉及一种混频器，尤其涉及一种二维材料传输门混频器及其制备方法。


背景技术：

2.随着尺寸不断压缩，集成电路技术进入到后摩尔时代，硅基器件尺寸性能均已逼近极限。而仅有多个单原子厚度的二维材料，由于其独特的电学物理特性受到广泛关注，在器件尺寸压缩、提高集成度、降低能耗等方面都有着巨大潜力。随着信息化时代的发展，信息高速传输成为智能设备的首要需求，作为通信系统重要部分的混频器的设计与制作也十分关键。然而目前基于二维材料的混频器的实现方式较少，需求无法得到满足。


技术实现要素：

3.有鉴于此，本发明提供一种二维材料传输门混频器及其制备方法，以降低混频器的尺寸、功耗，并且提高混频器的工作频率、动态范围等性能。
4.本发明提供一种二维材料传输门混频器，包括：
5.沟道层，包括两条在第一方向上延伸的第一沟道、以及两条在与第一方向垂直的第二方向上延伸的第二沟道，两条第一沟道的两端分别与两条第二沟道的两端电连接，沟道层为开关比大于103的二维半导体材料；
6.控制栅电极层，包括第一控制栅电极和第二控制栅电极，第一控制栅电极与两条第一沟道具有空间重合区域，第二控制栅电极与两条第二沟道具有空间重合区域，使得第一控制栅电极和第二控制栅电极分别控制两条第一沟道和两条第二沟道的开关特性；
7.绝缘层，设置在沟道层和控制栅电极层之间；以及
8.电极层，包括两个输入电极和两个输出电极，输入电极和输出电极分别形成在两条第一沟道和两条第二沟道的连接处，以与第一沟道和第二沟道电连接；
9.其中，两个输入电极适用于接收待混频的差分信号，第一控制栅电极和第二控制栅电极适用于接收本征差分信号，两个输出电极适用于输出混频后的差分信号。
10.本发明还提供一种上述的二维材料传输门混频器的制备方法，包括：形成沟道层，包括4条两两相连的沟道；采用离子束曝光及电子束蒸发法形成控制栅电极层，控制栅电极层包括第一控制栅电极和第二控制栅电极；采用机械剥离或快速热氧化法在沟道层和控制栅电极层之间形成绝缘层；采用离子束曝光及电子束蒸发法在沟道层的相邻两条沟道的交接处形成电极层。
11.根据本发明上述的实施例提供的二维材料传输门混频器，由于二维半导体材料的厚度较薄，采用二维半导体材料形成沟道层，有利于压缩混频器器件的尺寸。
12.根据本发明上述的实施例提供的二维材料传输门混频器，采用二维半导体材料形成的沟道层较薄，沟道层内的载流子对控制栅电极电压敏感，，载流子的感应时间更短，能够更加快速地反应开关特性，降低器件的功耗，并且提高器件的工作频率，进而扩大器件工
作频率的动态范围。
附图说明
13.图1为根据本发明的实施例的二维材料传输门混频器的俯视示意图；
14.图2为沿图1中a-a线的剖视图；
15.图3为沿图1中b-b线的剖视图；
16.图4为根据本发明的另一种实施例的二维材料传输门混频器的俯视示意图；
17.图5为根据本发明的再一种实施例的二维材料传输门混频器沿横向中心线的剖视图；
18.图6为根据本发明的又一种实施例的二维材料传输门混频器沿横向中心线的剖视图；
19.图7为根据本发明的实施例的二维材料传输门混频器加入调控电阻进行测试情况下的俯视示意图；
20.图8为根据本发明实施例的二维材料传输门混频器的等效电路示意图；
21.图9为根据本发明的实施例的二维材料传输门混频器的制备方法的流程图；以及
22.图10(a)～10(f)为根据本发明的实施例的二维材料传输门混频器的制备过程示意图。
23.【附图标记说明】
24.1-沟道层；
25.11-第一沟道；
26.12-第二沟道；
27.2-电极层；
28.21-输入电极；
29.22-输出电极；
30.3-控制栅电极层；
31.31-第一控制栅电极；
32.32-第二控制栅电极；
33.4-绝缘层；
34.41-第一绝缘层；
35.42-第二绝缘层；
36.5-衬底；
37.6-调控电阻；
38.61-接地电极。
具体实施方式
39.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使发明彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能
被夸大，自始至终相同附图标记表示相同元件。
40.在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
41.mos2、wse2、黑磷(bp)等二维材料，具有良好的电学性能，由于其具有较高的开关比，可制成类似场效应管的可控开关器件，沟道等效阻值与栅极电压呈相关特性。并且由于其厚度仅为多个单原子厚度，可应用于高性能低功耗小尺寸器件。随着信息技术的蓬勃发展，作为通信系统重要组成部分的混频器，也可以利用二维材料实现，以适应器件的低功耗通信需求。
42.图1为根据本发明的实施例的二维材料传输门混频器的俯视示意图；图2为沿图1中a-a线的剖视图；图3为沿图1中b-b线的剖视图。
43.根据本发明的一种示例性实施例，本发明提供一种二维材料传输门混频器，参考图1～3所示，包括：沟道层1，包括两条在第一方向上延伸的第一沟道11、以及两条在与第一方向垂直的第二方向上延伸的第二沟道12，两条第一沟道11的两端分别与两条第二沟道12的两端电连接，沟道层1为开关比大于103的二维半导体材料；控制栅电极层3，包括第一控制栅电极31和第二控制栅电极32，第一控制栅电极31与两条第一沟道11具有空间重合区域，第二控制栅电极32与两条第二沟道12具有空间重合区域，使得第一控制栅电极31和第二控制栅电极32分别控制两条第一沟道11和两条第二沟道12的开关特性；绝缘层4，设置在沟道层1和控制栅电极层3之间；以及电极层2，包括两个输入电极21和两个输出电极22，输入电极21和输出电极22分别形成在两条第一沟道11和两条第二沟道12的连接处，以与第一沟道11和第二沟道12电连接；其中，两个输入电极21适用于接收待混频的差分信号，第一控制栅电极31和第二控制栅电极32适用于接收本征差分信号，两个输出电极22适用于输出混频后的差分信号。
44.根据本发明的实施例，绝缘层4包括第一绝缘层41和第二绝缘层42；第一控制栅电极31和第二控制栅电极32设置在沟道层1的两侧，且第一绝缘层41与第二绝缘层42的材料、厚度都相同。在第一控制栅电极31和第二控制栅电极32设置在沟道层1的两侧的情况下，使第一绝缘层41与第二绝缘层42的材料、厚度保持相同，可以制备得到结构对称的器件，保证混频效果。
45.根据本发明的实施例，输入电极21和输出电极22分别设置在两条第一沟道11和两条第二沟道12的交接处，输入电极21和输出电极22均与第一沟道11和第二沟道12电连接，对角设置的两个电极为一组输入电极21，相对的另外两个电极为输出电极22。
46.需要说明的是，具有对称结构的器件具有互易特性，输入电极21和输出电极22的位置可以互换。
47.图4为根据本发明的另一种实施例的二维材料传输门混频器的俯视示意图。
48.根据本发明的实施例，参考图4所示，第一控制栅电极31和第二控制栅电极32可以设置在沟道层1的同一侧，且第一控制栅电极31与第二控制栅电极32电绝缘。
49.图5为根据本发明的再一种实施例的二维材料传输门混频器沿横向中心线的剖视图。
50.根据本发明的实施例，参考图5所示，第一控制栅电极31和第二控制栅电极32设置
在沟道层1的同一侧。具体而言，在衬底上形成有第一控制栅电极31和第二控制栅电极32，且第一控制栅电极31与第二控制栅电极32电绝缘；在第一控制栅电极31和第二控制栅电极32上形成有绝缘层41；在绝缘层41上形成有沟道层1；在沟道层1上形成有输入电极21和输出电极22。
51.图6为根据本发明的又一种实施例的二维材料传输门混频器沿横向中心线的剖视图。
52.根据本发明的实施例，参考图6所示，第一控制栅电极31和第二控制栅电极32设置在沟道层1的同一侧。具体而言，在衬底上覆盖有第一绝缘层41；在第一绝缘层41上形成有沟道层1；在沟道层1上形成有第二绝缘层42；在沟道层1上形成输入电极21和输出电极22；在第二绝缘层42上形成第一控制栅电极31和第二控制栅电极32，且第一控制栅电极31与第二控制栅电极32电绝缘。
53.根据本发明的实施例，沟道层1的材料包括以下至少之一：mos2、wse2、ws2、黑磷(bp)；沟道层1的厚度大约为1～20nm。
54.根据本发明的实施例，绝缘层4可以为具有较好电学隔离特性的材料，包括以下至少之一：al2o3、aln、sio2；绝缘层4也可以为具有较好电学隔离特性的二维材料，例如可以为hfo2。
55.根据本发明的实施例，第一绝缘层41适用于隔离沟道层1和第一控制栅电极31，第二绝缘层42适用于隔离沟道层1和第二控制栅电极32，绝缘层4的厚度为300nm～1μm。绝缘层4的厚度过厚会导致控制栅电极的控制能力较弱，即混频效果较差或功耗较高；过薄会减弱绝缘层4的隔离功能，导致控制栅电极和沟道层1漏电串通。
56.根据本发明的实施例，输入电极21、输出电极22、第一控制栅电极31和第二控制栅电极32为具有良好电导率的材料，包括以下至少之一：石墨烯、金属，金属包括但不限于au、pt、ti。在第一控制栅电极31和第二控制栅电极32为石墨烯的情况下，控制栅电极需外接金属引线以连接外加电压。
57.图7为根据本发明的实施例的二维材料传输门混频器加入调控电阻进行测试情况下的俯视示意图。
58.根据本发明的实施例，在进行混频的过程中，在上述的二维材料传输门混频器的第一沟道11和第二沟道12连接的部位通过两个输出电极22分别连接两个调控电阻6。参考图7所示，调控电阻6一端与输出电极22相连，另一端连接接地电极61，直接与地相连，用于电路分压测试；需要说明的是，若电路中存在其他输出电阻可不外加调控电阻6；在电路外加调控电阻6的情况下，调控电阻6利用沟道层-绝缘层-电极结构组成，调控电阻6的电压幅值与控制栅电极的电压幅值相当，以保证调控电阻6的电阻值与控制栅电极控制的沟道层导通电阻值相当，进而保证分压混频效果。
59.需要说明的是，根据本发明的实施例提供的二维材料传输门混频器仅支持进行差分信号混频，若为单端信号需先转换为差分信号后再进行混频。
60.图8为根据本发明实施例的二维材料传输门混频器的等效电路示意图。
61.根据本发明的实施例，参考图8所示，控制栅电极可调控不同沟道的开关特性，沟道层的等效电阻与控制栅电极的电压具有较高的相关性，因此输出电极的输出信号与控制栅电极电压相关。另外，由于输出电阻值与沟道导通电阻值相当，而远小于沟道截止电阻
值，使得输出电极的输出信号为输入信号分压得到，因此输出信号还与输入信号相关；输出信号与控制栅电极电压和输入信号都有关，因此可以实现混频。
62.图9为根据本发明的实施例的二维材料传输门混频器的制备方法的流程图；图10(a)～10(f)为根据本发明的实施例的二维材料传输门混频器的制备过程示意图。
63.根据本发明的一种示例性实施例，本发明提供一种二维材料传输门混频器的制备方法，参考图9所示，包括：操作s01～s04。
64.在操作s01，形成沟道层1，包括4条两两相连的沟道。
65.根据本发明的实施例，采用cvd或机械剥离的方法形成整块沟道层，然后利用电子束曝光及反应离子刻蚀法将整块沟道层刻蚀为包括4条沟道的沟道层1。
66.根据本发明的实施例，采用二维材料转移的方式将4条沟道直接转移并拼接为沟道层1。
67.在操作s02，采用离子束曝光及电子束蒸发法形成控制栅电极层3，控制栅电极层3包括第一控制栅电极31和第二控制栅电极32。
68.在操作s03，采用机械剥离或快速热氧化法在沟道层1和控制栅电极层3之间形成绝缘层4。
69.在操作s04，采用离子束曝光及电子束蒸发法在沟道层1的相邻两条沟道的交接处形成电极层2。
70.需要说明的是，操作s01～s04的操作顺序在此不作限定，可根据实际结构及工艺需求进行调整。
71.根据本发明的实施例，在沟道层1的两侧分别形成第一控制栅电极31和第二控制栅电极32。
72.根据本发明的实施例，参考图10(a)所示，采用离子束曝光及电子束蒸发法在衬底5上形成第一控制栅电极31；参考图10(b)所示，采用机械剥离或快速热氧化法在第一控制栅电极31上覆盖第一绝缘层41；参考图10(c)所示，在第一绝缘层41上形成沟道层1，沟道层1包括两条在第一方向上延伸的第一沟道11、以及两条在与第一方向垂直的第二方向上延伸的第二沟道12，两条第一沟道11的两端分别与两条第二沟道12的两端电连接；参考图10(d)所示，采用机械剥离的方法在沟道层1上覆盖第二绝缘层42；参考图10(e)所示，采用离子束曝光及电子束蒸发法在相邻两条沟道的连接处形成电极层2，电极层2包括输入电极21和输出电极22；参考图10(f)所示，采用离子束曝光及电子束蒸发法在第二绝缘层42上形成第二控制栅电极32。
73.根据本发明的实施例，在第一绝缘层41上形成沟道层1后，可以先形成输入电极21和输出电极22，再覆盖第二绝缘层42。
74.根据本发明的实施例，在沟道层1的同一侧形成第一控制栅电极31和第二控制栅电极32。也就是说，在衬底5上形成第一控制栅电极31和第二控制栅电极32；或者，在衬底5上不形成第一控制栅电极31，在第二绝缘层42上形成第一控制栅电极31和第二控制栅电极32。
75.根据本发明上述的实施例提供的二维材料传输门混频器，由于二维半导体材料的厚度较薄，采用二维半导体材料形成沟道层，有利于压缩混频器器件的尺寸。
76.根据本发明上述的实施例提供的二维材料传输门混频器，采用二维半导体材料形
成的沟道层较薄，沟道层内的载流子对控制栅电极电压敏感，载流子的感应时间更短，能够更加快速地反应开关特性，降低器件的功耗，并且提高器件的工作频率，进而扩大器件工作频率的动态范围。
77.说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
78.以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。