半导体器件及其形成方法与流程

1.本技术的实施例涉及半导体器件及其形成方法。


背景技术：

2.集成电路的封装变得越来越复杂，更多的器件管芯封装在同一封装件中以实现更多的功能。例如，已经开发了集成上芯片系统(soic)以在同一封装件中包括多个器件管芯，诸如处理器和存储器多维数据集。soic可以包括使用不同技术形成的器件管芯，并且具有接合至同一器件管芯的不同功能，从而形成系统。这可以节省制造成本并且优化器件性能。


技术实现要素：

3.本技术的一些实施例提供了一种形成半导体器件的方法，包括：将第二器件管芯安装至第一器件管芯以形成第一封装件；将所述第一封装件安装至衬底；将电源线耦接至所述第一封装件；以及将所述电源线电耦接至所述第一封装件的电源平面，使用散热盖作为电源平面或使用嵌入在与所述第二管芯相邻的密封材料中的导电部件作为所述电源平面。
4.本技术的另一些实施例提供了一种形成半导体器件的方法，包括：将一个或多个第二器件管芯接合至第一器件管芯，所述一个或多个第二器件管芯布置成垂直堆叠件；形成与所述一个或多个第二器件管芯相邻的垂直电源平面；在所述垂直电源平面的一端处将所述第一器件管芯电耦接至所述垂直电源平面；以及在所述垂直电源平面的相对端处将所述一个或多个第二器件的通孔电耦接至所述垂直电源平面。
5.本技术的又一些实施例提供了一种半导体器件，包括：衬底；至少一个器件管芯，设置在所述衬底上，其中，所述至少一个器件管芯中具有硅通孔(tsv)结构；稳压器，设置在所述衬底上并且与所述至少一个器件管芯横向分隔开；以及金属结构，设置在所述至少一个器件管芯和所述稳压器之间，其中，所述稳压器接收依次通过所述硅通孔结构和所述金属结构的电源输送。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
7.图1至图17示出了根据一些实施例的形成封装器件的中间阶段的各个视图。
8.图18至图22示出了根据其它实施例的形成封装器件的中间阶段的各个视图。
9.图23至图35a、图35b、图35c和图35d示出了根据其它实施例的形成封装器件的中间阶段的各个视图。
10.图36至图46示出了根据其它实施例的形成封装器件的中间阶段的各个视图。
11.图47至图48a、图48b、图48c和图48d示出了根据其它实施例的封装器件的各个视
图。
12.图49示出了根据一些实施例的封装器件。
13.图50示出了根据一些实施例的封装器件。
具体实施方式
14.以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
15.此外，为了便于描述，本文可以使用诸如“位于
…
下面”、“在
…
下方”、“下部”、“位于
…
上面”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
16.实施例提供了用于3dic封装件中的电源分配的若干配置。可以通过可以位于3dic封装件内部或外部的稳压器向封装组件(即，封装器件)提供电源。实施例利用大导线和/或导电通孔壁来将电源分配至3dic封装件的每个组件。因此，内部电阻减小，这有助于减少废热生成。此外，传导路径提供用于散热的导管，用于为从电源分配和从3dic封装件的各个组件的操作生成的热量提供有效的散热。
17.图1至图14示出了根据一些实施例的在形成3dic封装件中的中间阶段。图15示出了在晶圆上芯片(cow)封装件中使用图1至图14的3dic封装件。图16示出了在衬底上晶圆上芯片(cowos)封装件中使用图15的cow封装件。图17示出了在印刷电路板上使用cowos封装件，并且展示了存在于cowos封装件中的电源布线优势。
18.在图1中，提供载体衬底10，并且在载体衬底10上形成释放层15。载体衬底10可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底10可以是晶圆，从而可以在载体衬底10上同时形成多个封装件。
19.释放层15可以由基于聚合物的材料形成，其可以与载体衬底10一起从将在随后步骤中形成的上面的结构去除。在一些实施例中，释放层15是当加热时失去其粘合特性的基于环氧树脂的热释放材料，诸如光热转换(lthc)释放涂层。在其它实施例中，释放层15可以是当暴露于uv光时失去其粘合特性的紫外(uv)胶。释放层15可以作为液体分配并且固化，可以是层压至载体衬底10上的层压膜，或者可以是类似的。释放层15的顶面可以是齐平的并且可以具有高度的平面性。
20.器件管芯30通过释放层15附接至载体衬底10。在一些实施例中，器件管芯30是放置在载体衬底10上的芯片或管芯，并且晶圆上芯片通过拾取和放置工艺接合至载体衬底10。在其它实施例中，器件管芯30直接形成在载体衬底10上。在又一些其它实施例中，器件管芯30可以设置在晶圆至晶圆接合至载体衬底10的晶圆内。如图所示的器件管芯30可以是
附接至载体衬底10的多个这样的器件管芯30中的一个。器件管芯30可以是逻辑管芯，诸如中央处理单元(cpu)管芯、微控制单元(mcu)管芯、输入输出(io)管芯、基带(bb)管芯、应用处理器(ap)管芯等。器件管芯30也可以是存储器管芯，诸如动态随机存取存储器(dram)管芯或静态随机存取存储器(sram)管芯等。
21.在一些实施例中，诸如下面关于图19所示，器件管芯30可以具有延伸穿过或部分穿过器件管芯30的衬底的通孔。如果延伸部分穿过，则可以使用随后工艺来减薄器件管芯30的衬底的背侧以暴露通孔。这将在关于图19的上下文中更详细解释。
22.在图1中，可以在器件管芯30上方形成耦接至器件管芯30的接触部件(未显示)的导电部件34a。导电部件34a可以包括金属线以及可以用于将额外器件接合至器件管芯30的顶部的接触焊盘。导电部件34a可以形成在绝缘层38a内。在导电部件34a包括金属线的情况下，金属线可以在绝缘层38a内延伸，并且可以例如延伸至随后将形成tdv壁66的地方，诸如下面关于图5a、图5b和图5c所示。在其它实施例中，金属线可以交叉垂直于随后形成的tdv壁66的纵向方向。
23.绝缘层38a可以使用任何合适的材料和任何合适的技术来形成。在一些实施例中，绝缘层可以由氧化硅、氮化硅、氮氧化硅、未掺杂的硅酸盐玻璃(usg)、聚酰亚胺、聚苯并恶唑(pbo)等制成。绝缘层38a可以通过任何合适的技术来沉积，诸如通过pvd、cvd、旋涂等或它们的组合。然后可以图案化绝缘层38a以在其中形成对应于导电部件34a的开口。可以在绝缘层38a上方形成光刻胶并且利用开口的图案来图案化光刻胶以暴露绝缘层38a的要去除的部分。可以使用蚀刻工艺来去除绝缘层38a的暴露部分并且在绝缘层38a中形成开口。然后，可以在开口中沉积导电材料。可以使用灰化工艺来去除光刻胶和过量导电材料和/或可以实施诸如cmp工艺的平坦化工艺以去除导电材料的高于绝缘层38a的顶面的过量部分，从而在开口中留下导电部件34a。导电材料可以包括扩散阻挡层和位于扩散阻挡层上方的含铜金属材料。扩散阻挡层可以包括钛、氮化钛、钽、氮化钽等。导电材料可以包括晶种层。
24.在图2中，器件管芯50a通过接触焊盘54接合至导电部件34a。接合可以利用任何合适的工艺，诸如下面关于图10描述的工艺。器件管芯50a可以是任何合适的器件，包括上面关于器件管芯30讨论的任何候选器件类型。在一些实施例中，器件管芯50a是存储器管芯并且是存储器多维数据集中的第一层。如图2中所示，器件管芯50a可以具有部分穿过器件管芯50a的衬底突出的硅通孔(tsv)52，tsv 52可以在随后工艺期间露出，如下面所描述。在其它实施例中，tsv 52可以完全穿过器件管芯50a的衬底并且可以在背侧(所示图2中的顶侧)上暴露。
25.在图3中，在器件管芯50a上方沉积横向围绕器件管芯50a的密封剂60a。在一些实施例中，密封剂60a也可以在器件管芯50a下方延伸并且横向围绕接触焊盘54。在其它实施例中，可以使用不同的底部填充物。在又一些其它实施例中，器件管芯50a的面可以直接接触绝缘层38的面，从而使得在器件管芯50a和绝缘层38之间不存在间隔。密封剂60a可以是任何合适的填充材料，诸如介电材料，诸如树脂、环氧树脂、聚合物、氧化物、氮化物等或它们的组合，其可以通过任何合适的工艺来沉积，诸如通过可流动的cvd、旋涂、pvd等或它们的组合。
26.在图4中，可以使用平坦化工艺来使密封剂60a的上表面与器件管芯50a的上表面齐平。平坦化工艺可以包括研磨和/或化学机械抛光(cmp)工艺。平坦化工艺可以继续直至
tsv 52通过器件管芯50a的衬底暴露。下一步，可以使用合适的光刻技术在密封剂60a中形成开口64。例如，可以在密封剂60a上方沉积并且图案化光刻胶层62以形成对应于开口64的开口，然后通过蚀刻工艺将其转移至密封剂60a。开口64暴露导电部件34a的电耦接至tsv 52中的一个或多个的部分。
27.在图5a中，在开口64中形成管芯通孔(tdv)壁66a。tdv壁66a可以通过在开口64中沉积导电填充物来形成。导电填充物可以通过任何合适的工艺来沉积，诸如通过cvd、pvd、电镀、化学镀等或它们的组合。在沉积导电填充物之前，可以沉积扩散阻挡层和/或晶种层。扩散阻挡层可以包括钛、氮化钛、钽、氮化钽等。晶种层可以包括通过溅射、pvd、cvd等沉积的含铜材料。在沉积tdv壁66a之后，剩余的光刻胶62(如果有的话)可以通过灰化或等离子体去除工艺来去除。可以使用诸如cmp工艺的平坦化工艺来使器件管芯50a、tsv 52、tdv壁66a和密封剂60a的上表面齐平，从而从导电填充物去除任何过量的导电材料。tsv 52的宽度w1可以在约2μm和7μm之间，并且宽度w2可以大于约15μm，诸如在约12μm和约30μm之间。
28.图5a、图5b和图5c示出了根据一些实施例的tdv壁66a的各个视图。图6示出了tdv壁66a的顶视图。如图6中所示，tdv壁66a可以沿器件管芯50a的一侧或多侧延伸。虚线f5a-f5a显示了用于图5a中所示结构的截面参考线。虚线f5b-f5b显示了用于图5b中所示结构的截面参考线。图5c示出了根据一些实施例的tdv壁66a的立体图。
29.图7a和图7b示出了根据其它实施例的tdv壁66a的各个视图。图7a示出了另一个实施例的tdv壁66a的顶视图，该实施例示出了tdv壁66a可以环绕器件管芯50a。图7a的虚线f5a-f5a显示了用于图5a中所示结构的截面参考线。虚线f7b-f7b显示了用于图7b中所示结构的截面参考线。
30.在图8中，在绝缘层38b中在器件管芯50a的tsv 52上方形成导电部件34b。在一些实施例中，导电部件34b也可以形成在tdv壁66a上方。绝缘层38b和导电部件34b可以使用类似于上面关于绝缘层38a和导电部件34a描述的那些的工艺和材料来形成。在包括tdv壁66a上方的导电部件34b的实施例中，这样的导电部件34b可以包括穿过绝缘层38b的不同的通孔类型结构，或者可以包括沿tdv壁66a的纵向方向延伸的环状结构或金属线。
31.在图9中，器件管芯50b通过器件管芯50b的接触焊盘54接合至导电部件34b。器件管芯50b可以是任何合适的器件，包括上面关于器件管芯30讨论的任何候选器件类型。在一些实施例中，器件管芯50b是存储器管芯并且是存储器多维数据集中的第二层。下面关于图10进一步描述接合工艺。在接合器件管芯50b之后，使用类似于用于形成密封剂60a的那些的工艺和材料，在器件管芯50b上方沉积横向围绕器件管芯50b的密封剂60b。在一些实施例中，密封剂60b也可以在器件管芯50b下方延伸并且横向围绕接触焊盘54。在其它实施例中，可以使用不同的底部填充物。
32.图10示出了可以用于将器件管芯50b接合至器件管芯50a(或将器件管芯50a接合至器件管芯30，如上面所指出)的接合机构。可以使用其它合适的接合机构。在图10中，突出接触焊盘54可以与导电部件34b对准，并且通过压制和退火工艺在两者之间形成金属至金属接合，这使得来自接触焊盘54和导电部件34b的每个的金属彼此扩散至另一个。
33.在图11中，可以使用平坦化工艺来使密封剂60b的上表面与器件管芯50b的上表面齐平。平坦化工艺可以包括研磨和/或化学机械抛光(cmp)工艺。平坦化工艺可以继续直至tsv 52通过器件管芯50a的衬底暴露。下一步，可以使用类似于用于形成tdv壁66a的那些的
工艺和材料在密封剂60b中形成tdv壁66b。在一些实施例中，用于tdv壁66b的开口可以延伸穿过绝缘层38b以暴露tdv壁66a，并且tdv壁66b可以开始与tdv壁66a直接接触。在其它实施例中，诸如图11中所示，用于tdv壁66b的开口可以暴露形成在tdv壁66a上方的导电部件34b，然后导电部件34b用于将tdv壁66b电耦接至tdv壁66a。
34.在图12中，添加器件管芯和tdv壁的工艺可以继续，直至已经添加期望数量的器件管芯。在所示实施例中，器件管芯50c和50d与tdv壁66c和66d一起添加。这些产生了利用不同字母层名称标记有相同标号的相同部件。应该理解，可以添加任意数量的层，每层包括额外的器件管芯。
35.在图13中，在器件管芯50d和tdv壁66d上方添加绝缘层70和凸块下金属(ubm)72。绝缘层70和ubm 72可以使用类似于上面分别关于绝缘层38a和导电部件34a讨论的那些的工艺和材料来形成。可以使用诸如焊料印刷、球放置、球模板等的任何合适的技术在ubm 72的每个上形成连接件74。也可以在形成连接件74中使用ubm和钝化层(未显示)。在一些实施例中，连接件74可以是微凸块、可控塌陷芯片连接件(c4)凸块、球栅阵列(bga)球等。在一些实施例中，可以使用回流来将连接件74粘合至ubm 72。在形成连接件74之后，实施载体衬底剥离以将载体衬底10从器件管芯30的前侧分离(或“剥离”)。根据一些实施例，剥离包括将诸如激光或uv光的光投射在释放层15上，使得释放层15在光的热量下分解，并且可以去除载体衬底10，从而形成3dic封装件100。
36.在图14中，示出了在载体衬底10上同时形成若干3dic封装件100的实施例。在形成连接件74之后，可以分离载体衬底10，并且然后可以将结构翻转并且放置在带(未显示)上。可以使用切割工艺将每个封装件100彼此分割，从而形成3dic封装件100。虚线表示分割封装件100的切割线。用于分割封装件的分割工艺可以是任何合适的工艺，诸如使用管芯锯切、激光切割等，以切穿多个封装件结构以释放封装件100的每个。
37.在图15中，将3dic封装件100安装至中介层200。在一些实施例中，中介层200包括衬底215、具有接触焊盘219的前侧介电层217、具有接触焊盘223的背侧介电层221以及穿过衬底的厚度将背侧处的接触焊盘223耦接至前侧处的接触焊盘219的导电路径225。在图15的实例中，中介层200也在其前侧处具有多个导电凸块220。导电凸块220电耦接至导电路径。例如，导电凸块220可以是铜柱或焊料区域。
38.封装件100的连接件74(见图13)可以附接至中介层200上的对应接触焊盘223。可以在封装件100下面和连接件74周围沉积底部填充材料205。底部填充材料205的示例性材料包括但不限于聚合物和其它合适的非导电材料。可以使用例如针或喷射分配器将底部填充材料205分配在中介层200和封装件100之间的间隙中。可以实施固化工艺以固化底部填充材料205。在封装件100的一些实施例中，可以使用器件管芯50或器件管芯50a和30之间的不同底部填充物，诸如上面关于图3所参考；在这样的实施例中，使用的底部填充材料可以类似于底部填充材料205。
39.在形成底部填充材料205之后，在封装件100周围形成模制材料210，从而使得封装件100嵌入在模制材料210中。作为实例，模制材料210可以包括环氧树脂、有机聚合物、添加有或不添加基于二氧化硅或玻璃填充物的聚合物或其它材料，并且可以使用压缩工艺或其它合适的工艺来沉积。在图15的实例中，模制材料210的侧壁与中介层200的相应侧壁对准。图15中所示的结构可以称为晶圆上芯片(cow)结构，并且所形成的器件称为cow器件250。
40.在图16中，cow器件250通过导电凸块220附接至衬底260。底部填充材料251可以分配在cow器件250和衬底260之间的间隙中。底部填充材料251可以使用用于形成底部填充材料205的工艺和材料来形成。在一些实施例中，衬底260包括硅衬底252、具有接触焊盘254的前侧介电层253、具有接触焊盘257的背侧介电层256以及穿过衬底的厚度将背侧处的接触焊盘257耦接至前侧处的接触焊盘254的导电路径255。在图16的实例中，衬底260也在其前侧处具有多个导电凸块259。导电凸块259电耦接至导电路径255。例如，导电凸块259可以是铜柱或焊料区域。在一些实施例中，可以在衬底252中形成可以包括例如电阻器、电容器、电感器、晶体管等的有源和/或无源器件258。
41.图16中所示的结构可以称为衬底上晶圆上芯片(cowos)结构，并且器件与下面描述的散热元件一起称为cowos器件300。
42.在形成底部填充材料251之后，散热部件可以附接至cow器件250并且附接至衬底260。散热部件可以包括盖275、热界面材料270和280以及散热器285。盖275可以用于帮助从cow器件250散热。盖275可以通过粘合焊盘或粘合材料265粘合至衬底。盖275可以通过热界面材料(tim)270与cow器件250交界。tim 270可以在将盖275放置在cow器件250上方之前沉积在cow器件250的顶部上。tim 270可以替代地或额外地沉积在cow器件250的下侧上。
43.tim 270是具有良好热导率的材料，其可以大于约5w/m*k，并且可以等于或高于约50w/m*k或100w/m*k。例如，tim 270可以是形成为厚度在约10μm和100μm之间的聚合物，但是也可以考虑并且可以使用其它厚度。盖275可以通过粘合焊盘或粘合材料265以及通过也可以具有粘合特性的tim 270来附接。在一些实施例中，粘合焊盘或粘合材料265可以包括例如焊料或另一种合适的材料。因为tim 270接触cow器件250的器件管芯30，所以它可以更有效地从cow器件250的器件管芯30传递热量，器件管芯30可以比器件管芯50a/50b/50c/50d/等产生更多的热量。
44.盖275具有高热导率并且可以使用金属、金属合金等来形成。例如，盖275可以包括金属，诸如al、cu、ni、co等或它们的合金。盖275也可以由选自由碳化硅、氮化铝、石墨等组成的组的复合材料形成。
45.散热器285可以通过tim 280附接至盖275。tim 280可以使用与tim270相同或类似的工艺和材料来形成。散热器285可以由具有高热导率的材料制成并且可以包括基底部分285b和鳍部分285f，鳍部分285f辐射从基底部分285b提供至鳍部分285f的热量。
46.在图17中，cowos器件300可以通过cowos器件300的导电凸块259(见图16)附接至印刷电路板(pcb)350。电源芯片320也可以附接至pcb 350。电源芯片320可以例如是稳压器并且向cowos器件300提供稳压电源。通过cowos器件300显示了示例性电源布线。如图17中所示，电源布线具有依次通过tdv壁66以及通过tsv 52的电源平面。因为cow器件250利用tdv壁66进行电源管理，所以cow器件250的内部电阻减小，使得由过大电阻生成的废热更少。tdv壁66也通过cow器件250的层向散热部件(诸如盖275和散热器285)提供良好的热传递。此外，因为电源在tdv壁66中布线，所以由tdv壁66的内部电阻生成的热量不会传递至器件管芯50a，而是具有通过器件管芯30的散热路径，器件管芯30具有与tim 270的大界面，用于有效散热。
47.图18至图19示出了根据一些实施例形成3dic封装件500。除非如下面所指出，图18中的结构可以使用类似于关于图1至图14所使用的那些的工艺和材料形成，相同的参考标
号是指相同的部件。如图18中所示的3dic封装件500不是形成tdv壁66，而是省略了这些结构，有利于添加tsv 32。tsv 32可以与tsv 52对准并且可以已经存在于器件管芯30中或者可以使用图案化、蚀刻和沉积工艺来添加，沉积工艺使用类似于上面关于形成tdv壁66描述的那些的工艺和材料。tsv 32可以一直延伸穿过器件管芯30，或者可以仅部分延伸穿过器件管芯30，并且随后工艺用于从反侧减薄器件管芯30并且暴露tsv 32。
48.图18示出了，类似于图14，可以在载体衬底10上同时形成若干3dic封装件500，并且然后分割以形成单独的3dic封装件500。
49.在图19中，通过剥离工艺去除载体衬底10，诸如上面所描述。应该指出，在一些实施例中，可以在分割之前去除载体衬底10并且翻转结构，而在其它实施例中，分割可以在载体剥离之前发生。
50.图20示出了结构400，结构400包括以类似于上面关于图17描述的方式的方式附接至pcb 350的cowos器件300，相同的参考标号用于示出相同的结构。但是，在图20的cowos器件300中，不是使用tdv壁66，而是将盖275用作电源平面。在这样的实施例中，盖的材料选择为来自上面列出的候选材料的导电材料。作为大块金属的盖275可以有效地传递电源。通过图20的cowos器件300显示了示例性电源布线。如图20中所示，电源布线具有依次穿过盖275以及穿过tsv 52的电源平面。因为cowos器件300利用盖275进行电源管理，所以cowos器件300的内部电阻减小，使得由过大电阻生成的废热更少。盖275也提供从cow器件250的层至散热部件的良好热传递，包括盖275本身和散热器285。此外，因为电源在盖275中布线，所以将由通孔52的内部电阻生成的热量减少，并且因此不会传递至器件管芯50a、50b、50c、50d等，其具有与tim 270的大界面，用于有效散热。
51.为了在盖275中实现电源布线，图20的cowos器件300与图17的类似结构存在一些差异。3dic封装件500用在cow器件250中，其包括穿过器件管芯30的tsv 32，盖275通过与tsv 32和盖275交界的导电材料272物理和电耦接至cow器件250，并且盖275通过导电材料267物理和电耦接至衬底260。
52.除了这些变化，cow器件250和cowos器件300可以使用类似于分别用于形成图15的cow器件250和图16的cowos器件300的那些的工艺和材料来形成。例如，cow器件250可以使用与cow器件250的工艺和材料相同的工艺和材料来形成，除了器件管芯30具有形成在其中的tsv32，诸如上面所指出。此外，当形成图20的cow器件250时，如果tsv 32(见图18)尚未在器件管芯30中暴露，则可以使用研磨或平坦化工艺来从顶侧减薄器件管芯30以暴露tsv 32，例如，在形成模制材料210之后。关于cowos器件300，将盖附接至cow器件250和衬底260的工艺可以通过使用导电材料267代替粘合剂265以及使用导电材料272代替tim 270来改变。因此，盖275可以电耦接至衬底260的接触焊盘257(见图16)和器件管芯30的tsv 32(见图19)。
53.在一些实施例中，导电材料267和导电材料772可以在将盖275附接至cow器件250和衬底260之前沉积在盖275的下侧上。并且在其它实施例中，导电材料267和/或导电材料272可以在附接盖275之前沉积在衬底260或cow器件250上。导电材料267和导电材料272可以是任何合适的导电材料。例如，在一些实施例中，导电材料267和272可以每个是基于焊料的材料，诸如沉积在盖275和/或cow器件250和/或衬底260上的焊膏，并且然后当附接盖275时，回流焊膏以完成附接。也可以使用其它焊接材料。导电材料272的厚度可以在约10μm和
约100μm之间，但是也可以考虑其它厚度。其它导电材料可以用于导电材料267和272，诸如镍等。在一些实施例中，盖275可以利用粘合剂265和导电材料267的组合粘合至衬底360，粘合剂265与导电材料267相邻，导电材料267设置在接触焊盘257中的一个或多个上方并且接触接触焊盘257中的一个或多个。
54.图21和图22示出了类似于图20的结构400的结构400，除了使用的盖275可以是分离的，使得盖275a的一部分可以用作第一电源平面，而盖275b的其它部分可以是电浮置的(不附接至任何电信号)或者可以用作第二电源平面，第二电源平面可以与第一电源平面电分隔开。盖275a和275b可以使用上面关于图20描述的工艺和材料来附接。在一些实施例中，盖275a可以与盖275b同时并且在与盖275b相同的工艺中附接，而在其它实施例中，盖275a可以在与附接盖275b不同的工艺中附接。在图22中，示出了图21中的结构的顶视图，没有散热器285。示出了盖275a和盖275b，以及tim 280。为了上下文，示出了cow器件250以及3dic封装件500，但是它们在该视图中不可见。
55.应该指出，虽然在图20至图22的结构中使用了3dic封装件500，但是如果器件管芯30包括tsv 32，则可以使用3dic封装件100来代替。然后，图17、图20和图21的每个中的结构400可以组合成类似的结构，该结构将由tdv壁66提供的电源平面与由盖275提供的电源平面组合，从而可以使用多个电源平面。
56.图1至图22中所示的实施例提供了运行电源平面的优势，电源平面减小了内部电阻和通过器件管芯30、50a、50b、50c、50d等生成的废热，以提供更有效的电源传递。此外，因为器件管芯30位于管芯堆叠件的顶部处，靠近散热部件，所以从器件管芯30至散热部件的散热比如果器件管芯30位于管芯堆叠件的底部处更有效。
57.图23至图35d示出了根据利用伪管芯的其它实施例形成电源平面的中间视图。应该理解，这些实施例可以使用与上面描述的那些类似的工艺和材料形成，除非另有说明。相同的参考标号用于指相同的元件。图23至图35d中的实施例将器件管芯30设置在器件管芯50a、50b、50c、50d等之下。所示实施例省略了散热部件，但是，应该理解，可以可选地利用散热部件。
58.在图23中，器件管芯30使用释放层15接合至载体衬底10。器件管芯30具有贯穿器件管芯30的厚度的tsv 32。在一些实施例中，tsv 32可以仅部分贯穿器件管芯30的衬底并且可以通过随后工艺露出。tsv 32p单独标记为对应于伪管芯用来为器件管芯提供电源平面的tsv 32。在器件管芯30上方形成绝缘层38并且在绝缘层38内形成接合焊盘34。
59.在图24中，管芯多维数据集50使用可接受的接合工艺接合至器件管芯30，诸如上面关于图10所描述。管芯多维数据集50可以包含多个器件管芯，诸如器件管芯50a、50b、50c和50d，如图所示。管芯多维数据集50可以密封在绝缘材料中，诸如密封剂60a、60b、60c和60d，这可以是形成管芯多维数据集50的工艺的产物。例如，管芯多维数据集50可以通过类似于上面关于图1至图14描述的形成堆叠器件管芯50a、50b、50c和50d的工艺来形成，包括每次接合一个管芯、沉积横向密封剂/填充物、减薄管芯以及在管芯的每层之间形成接合焊盘(诸如接合焊盘54a、54b、54c和54d)的重复工艺。其它工艺可以用于形成管芯多维数据集50。
60.在图25中，伪管芯55通过接合焊盘56接合至器件管芯30。接合工艺可以如上面关于图10所描述。伪管芯55可以比管芯多维数据集50高或短。
61.图26a和图26b示出了伪管芯55的两种不同配置的垂直截面。在图26a中，可以穿过伪管芯55的衬底55s形成多个tdv 55v。衬底55s可以是含硅衬底，诸如块状硅或氧化硅、陶瓷等。tdv 55v可以通过诸如上面描述的蚀刻和填充工艺来形成。可以是接合焊盘56凹进至衬底55s中或者可以突出，诸如图26a中所示。可以使用诸如上面讨论的那些的晶圆接合和分割工艺在晶圆上形成并且从其上分割伪管芯55。在图26b中，可以形成tdv壁55w来代替独特的tdv 55v。tdv壁可以使用诸如上面关于tdv壁66讨论的那些的工艺和材料形成在衬底55s中。接合焊盘56显示为离散的接合焊盘，但是，在一些实施例中，接合焊盘56可以配置为沿tdv壁55w的底部的长度延伸的长接合焊盘。
62.在图27中，在管芯多维数据集50和伪管芯55上方和周围形成非导电填充材料61。非导电填充材料61可以包括使用诸如用于形成密封剂60a的那些的工艺和材料形成的任何合适的绝缘材料，上面关于图3所描述。
63.在图28中，可以使用诸如cmp工艺的平坦化工艺来使填充材料61、伪管芯55和管芯多维数据集50的上表面齐平。然后，可以在绝缘层63中形成金属线58。在一些实施例中，例如使用光刻胶作为沉积模板首先形成金属线58，并且然后使用例如旋涂工艺或其它合适的工艺在其上方形成绝缘层63。在其它实施例中，可以首先形成绝缘层63，并且然后使用例如镶嵌工艺形成金属线。金属线58将伪管芯55中的tdv 55v或tdv壁55w耦接至管芯多维数据集50，从而为随后使用图28中的结构形成的器件提供电源平面。
64.在图29中，支撑衬底65可以接合至绝缘层63的上表面。支撑衬底65在接合和材料组成方面具有很大的灵活性。在一些实施例中，支撑衬底65可以是用于载体衬底10、半导体衬底、块状金属衬底、金属合金衬底等的任何候选材料。在一些实施例中，支撑衬底65可以通过粘合剂或热界面材料(诸如聚合物)来附接。
65.在图30中，通过剥离工艺去除载体衬底10并且将图30的结构翻转并且安装在带(未显示)上。在图31中，可以在器件管芯30的背面处形成连接件74。在一些实施例中，可以首先例如通过cmp工艺减薄器件管芯30，以暴露任何掩埋的tsv 32和32p。图31示出了完成的3dic封装件600。
66.应该理解，在一些实施例中，可以在更大的衬底上同时形成并且然后分割多个3dic封装件600，以释放单独的3dic封装件600，类似于上面关于图14所描述。
67.在图32中，将3dic封装件600安装至中介层200。封装件600的连接件74可以附接至中介层200上的对应接触焊盘223。可以在封装件100下面和连接件74周围沉积底部填充材料205。在形成底部填充材料205之后，在3dic封装件600周围形成模制材料210，从而使得封装件600嵌入在模制材料210中。图32中所示的结构可以称为晶圆上芯片(cow)结构，并且所形成的器件称为cow器件250。
68.如图33中所示，根据一些实施例，形成结构400。cow器件250可以以与上面关于图16所描述的类似方式附接至衬底以形成cowos器件300。然后cowos器件300可以附接至pcb 350。电源芯片320可以向cowos器件300提供稳压电源。通过cowos器件300显示了示例性电源布线。如图33中所示，电源布线具有依次穿过伪管芯55以及穿过tsv 52的电源平面。因为cow器件250利用伪管芯55进行电源管理，所以cow器件250的内部电阻减小，使得由过大电阻生成的废热更少。伪管芯55也通过cow器件250提供良好的热传递，cow器件250可以辐射至散热部件和/或通过衬底260和pcb 350。此外，因为电源在伪管芯55中布线，所以由伪管
芯55的内部电阻生成的热量不会传递至管芯多维数据集50，而是具有通过器件管芯30和/或支撑衬底65的散热路径。
69.在图34中，根据其它实施例形成结构400。结构400利用类似于3dic封装件600的3dic封装件650，不同之处在于，3dic封装件650的所示截面包括在管芯多维数据集50的每侧上看起来好像是伪管芯55的部分。通过cowos器件300显示了示例性电源布线。如图34中所示，电源布线具有依次通过伪管芯55以及通过tsv 52的电源平面。
70.图35a、图35b、图35c和图35d示出了顶视图，其包括用于图34的伪管芯55的不同可能配置。提供3dic封装件650用于参考。如图35a和图35c中所示，伪管芯55的衬底55s具有环形配置，完全在3dic封装件650的外围周围延伸。相反，如图35b和图35d中所示，伪管芯55的衬底55s由不同的结构构成。对于图35b和图35d的每个，示出了四个，但是，可以根据需要使用更多或更少的伪管芯55结构。图35a和图35b利用tdv壁55w，诸如上面关于图26b所讨论。tdv壁55w在图35a中示出为完全在3dic封装件650周围延伸，但是，应该理解，tdv壁55w可以沿3dic封装件650的侧延伸，诸如图35b中所示。图35c和图35d利用tdv 55v，诸如上面关于图26a所讨论。
71.图36至图45示出了根据利用伪管芯的其它实施例形成电源平面的中间视图。应该理解，这些实施例可以使用与上面描述的那些类似的工艺和材料形成，除非另有说明。相同的参考标号用于指相同的元件。图36至图45中的实施例将器件管芯30设置在器件管芯50a、50b、50c、50d等之下。所示实施例省略了散热部件，但是，应该理解，可以可选地利用散热部件。
72.在图36中，器件管芯30使用释放层15接合至载体衬底10。器件管芯30具有贯穿器件管芯30的厚度的tsv 32。在一些实施例中，tsv 32可以仅部分贯穿器件管芯30的衬底并且可以通过随后工艺露出。tsv 32p单独标记为对应于伪管芯用来为器件管芯提供电源平面的tsv 32。在器件管芯30上方形成绝缘层38并且在绝缘层38内形成接合焊盘34。
73.器件管芯50a使用可接受的接合工艺接合至器件管芯30，诸如上面关于图10所描述。类似地，伪管芯55a通过接合焊盘56a接合至器件管芯30。接合工艺可以如上面关于图10所描述。伪管芯55a可以比器件管芯50a高或短。在器件管芯50a和伪管芯55a上方沉积横向围绕器件管芯50a和伪管芯55a的密封剂60a。在一些实施例中，密封剂60a也可以在器件管芯50a和伪管芯55a下方延伸并且横向围绕接触焊盘54。在其它实施例中，可以使用不同的底部填充物。在又一些其它实施例中，器件管芯50a和伪管芯55a的面可以直接接触绝缘层38的面，从而使得在器件管芯50a的底面和绝缘层38之间以及伪管芯55a的底面和绝缘层38之间不存在间隔。
74.图37a和图37b示出了用于伪管芯55(诸如伪管芯55a)的两种不同配置的垂直截面。图37a和图37b的伪管芯55分别类似于上面关于图26a和图26b讨论的那些，不同之处在于，图37a和图37b的伪管芯55的厚度更薄，在厚度上更接近于一个特定器件管芯，诸如器件管芯50a，而图26a和图26b的伪管芯55的厚度在厚度上更接近于管芯多维数据集50的厚度。换句话说，图26a和图26b的伪管芯55的厚度可以比图37a和图37b的伪管芯55的厚度厚2和8倍之间或更多。伪管芯55的每个，诸如伪管芯55a，可以具有类似于图35a、图35b、图35c和图35d的伪管芯55的所示视图的顶视图。
75.在图38中，可以使用诸如cmp工艺的平坦化工艺来使密封剂60a、伪管芯55a和器件
管芯50a的上表面齐平。在一些实施例中，器件管芯50a的tsv 52和/或tdv 55v或tdv壁可以掩埋在它们的相应衬底中。在这样的实施例中，平坦化工艺可以暴露tsv 52和/或tdv 55v或tdv壁55w。在一些实施例中，可以在tsv 52和/或tdv 55v或tdv壁55w上方形成用于接合器件管芯50(例如，器件管芯50b)和伪管芯55(例如，伪管芯55b)的下一层的导电部件。导电部件可以使用类似于用于形成上面关于图8讨论的导电部件34b(和绝缘层38b)的那些的工艺和材料来形成。
76.在图39中，器件管芯50(即，器件管芯50b)和伪管芯55(即，伪管芯55b)的第二层可以接合至先前层的相应背侧。接合工艺可以如上面关于图10所描述，并且可以包括例如在接合器件管芯50b之前在绝缘层38b中形成导电部件34b。
77.在图40中，在器件管芯50b和伪管芯55b上方沉积横向围绕器件管芯50b和伪管芯55b的密封剂60b。在一些实施例中，密封剂60b也可以在器件管芯50b和伪管芯55b下方延伸并且横向围绕接合焊盘54b。在其它实施例中，可以使用不同的底部填充物。在又一些其它实施例中，器件管芯50b和伪管芯55b的面可以直接接触器件管芯50a和伪管芯55a的背侧，从而使得在器件管芯50b的底面和器件管芯50a之间以及伪管芯55b的底面和伪管芯55a之间不存在间隔。
78.在图41中，密封剂60b通过诸如cmp工艺的平坦化工艺来平坦化，并且重复接合器件管芯50(诸如器件管芯50c和50d)和伪管芯55(诸如伪管芯55c和55d)的工艺，直至附接期望数量的器件管芯50和对应的伪管芯55。在附接器件管芯50和伪管芯55的每层之后，可以沉积诸如密封剂60c和60d的密封剂。
79.在图42中，可以在绝缘层63中形成金属线58。在一些实施例中，例如使用光刻胶作为沉积模板首先形成金属线58，并且然后使用例如旋涂工艺或其它合适的工艺在其上方形成绝缘层63。在其它实施例中，可以首先形成绝缘层63，并且然后使用例如镶嵌工艺形成金属线。金属线58将伪管芯55中的tdv 55v或tdv壁55w耦接至器件管芯50，从而提供电源平面。
80.在图43中，支撑衬底65可以接合至绝缘层63的上表面。支撑衬底65可以类似于图29的支撑衬底65并且以与其相同的方式附接。
81.在图44中，可以剥离载体衬底10。下一步，连接件74附接至器件管芯30的前侧。所得封装件是3dic封装件700。应该理解，在一些实施例中，可以在更大的衬底上同时形成并且然后分割多个3dic封装件700，以释放单独的3dic封装件700，类似于上面关于图14所描述。
82.在图45中，将3dic封装件700安装至中介层200。封装件700的连接件74可以附接至中介层200上的对应接触焊盘223。可以在封装件100下面和连接件74周围沉积底部填充材料205。在形成底部填充材料205之后，在3dic封装件700周围形成模制材料210，从而使得封装件700嵌入在模制材料210中。图45中所示的结构可以称为晶圆上芯片(cow)结构，并且所形成的器件称为cow器件250。
83.如图46所示，根据一些实施例，形成结构400。cow器件250可以以与上面关于图16所描述的类似方式附接至衬底以形成cowos器件300。然后cowos器件300可以附接至pcb 350。电源芯片320可以向cowos器件300提供稳压电源。通过cowos器件300显示了示例性电源布线。如图46中所示，电源布线具有依次通过伪管芯55a、55b、55c和55d以及通过tsv 52
的电源平面。因为cow器件250利用伪管芯55a、55b、55c和55d进行电源管理，所以cow器件250的内部电阻减小，使得由过大电阻生成的废热更少。伪管芯55a、55b、55c和55d也通过cow器件250提供良好的热传递，cow器件250可以辐射至散热部件和/或通过衬底260和pcb 350。此外，因为电源在伪管芯55a、55b、55c和55d中布线，所以由伪管芯55a、55b、55c和55d的内部电阻生成的热量不会传递至器件管芯50a、50b、50c和50d，而是具有通过器件管芯30和/或支撑衬底65的散热路径。
84.在图47中，根据一些实施例，形成结构400。在图47中，cow器件250包括3dic 800。3dic 800中的电源平面可以使用类似于用于形成tdv壁66a、66b、66c、66d；导电部件34b、34c、34d；绝缘层38b、38c和38d；以及密封剂60a、60b、60c和60d的那些的工艺和材料来形成。但是，在图47中，器件管芯30设置在底部上，并且支撑衬底65设置在顶部上。通过图47的cowos器件300显示了示例性电源布线。图48a、图48b、图48c和图48d示出了3dic结构800的水平截面。如其中所指出，图48a和图48b的tdv壁66w可以形成为围绕器件管芯50或沿器件管芯50的侧形成。图48c和图48d的tdv 66v可以形成为围绕器件管芯50或沿器件管芯50的侧形成。
85.仍然参考图47，cow器件250可以以与上面关于图16描述的类似的方式附接至衬底以形成cowos器件300。然后cowos器件300可以附接至pcb 350。电源芯片320可以向cowos器件300提供稳压电源。通过cowos器件300显示了示例性电源布线。如图47中所示，电源布线具有依次通过tdv 66v或tdv壁66w以及通过tsv 52的电源平面。因为cow器件250利用tdv 66v或tdv壁66w进行电源管理，所以cow器件250的内部电阻减小，使得由过大电阻生成的废热更少。tdv 66v或tdv壁66w也通过cow器件250提供良好的热传递，cow器件250可以辐射至散热部件和/或通过衬底260和pcb 350。此外，因为电源在伪管芯tdv 66v或tdv壁66w中布线，所以由电源平面的内部电阻通过tdv 66v或tdv壁66w生成的热量不会传递至器件管芯50a、50b、50c和50d，而是具有通过器件管芯30和/或支撑衬底65的散热路径。
86.在图49中，根据一些实施例，示出了结构400。在图49中，3dic封装件600直接接合至衬底260。在这样的实施例中，省略了中介层200。
87.类似地，在图50中，根据其它实施例，示出了结构400。在图50中，3dic结构800直接接合至衬底260。在这样的实施例中，省略了中介层200。
88.实施例实现若干优势。因为电源平面可以穿过导电结构，例如，盖、tdv壁、tdv通孔或伪结构，所以提供至3dic的电源可以具有更小的电阻，从而产生更少的功耗和热生成。虽然所示实施例通常作为实例显示一个电源平面，但是实施例也提供了多个电源平面，例如，一个保持在一个参考电压以及另一个电源平面例如保持在另一参考电压。
89.一个实施例是方法，包括：将第二器件管芯安装至第一器件管芯以形成第一封装件。方法也包括：将第一封装件安装至衬底。方法也包括：将电源线耦接至第一封装件。方法也包括：将电源线电耦接至第一封装件的电源平面，使用散热盖作为电源平面或嵌入在与第二管芯相邻的密封材料中的导电部件作为电源平面。在实施例中，方法还包括：将伪结构附接至第一器件管芯，伪结构包括电源平面。在实施例中，伪结构包括围绕第二器件管芯的环形衬底。在实施例中，伪结构中的电源平面包括从伪结构的顶部延伸至伪结构的底部并且沿伪结构的长度延伸的通孔壁。在实施例中，方法还包括：翻转第一封装件并且通过第二器件管芯将第一封装件安装至衬底；以及在第一封装件上方设置散热部件，散热部件与第
一器件管芯相邻。在实施例中，方法还包括：在第一封装件上方沉积导电材料；以及通过导电材料将分离的盖附接至第一封装件。在实施例中，在将第二器件管芯安装至第一器件管芯之后，方法包括：沉积横向围绕第一管芯的密封剂；在密封剂中形成开口；以及在开口中沉积管芯通孔(tdv)壁，tdv壁沿第二器件管芯的边缘纵向延伸。在实施例中，方法还包括：通过密封剂密封第二器件管芯；以及在电源平面和设置在第二器件中的硅通孔之间的密封剂的上表面上形成导线，电源平面设置在密封剂中。
90.另一个实施例是方法，包括：将一个或多个第二器件管芯接合至第一器件管芯，一个或多个第二器件管芯布置成垂直堆叠件。方法也包括：形成与一个或多个第二器件管芯相邻的垂直电源平面。方法也包括：在垂直电源平面的一端处将第一器件管芯电耦接至垂直电源平面。方法也包括：在垂直电源平面的相对端处将一个或多个第二器件的通孔电耦接至垂直电源平面。在实施例中，垂直电源平面包括散热盖。在实施例中，散热盖为至少两件，方法还包括，通过导电材料将散热盖的下侧接合至第一器件管芯。在实施例中，形成垂直电源平面包括：在接合一个或多个第二器件管芯之后，沉积密封剂以围绕一个或多个第二器件管芯；在密封剂中形成开口，开口暴露位于一个或多个第二器件管芯之下的导电元件；以及在开口中沉积金属插塞，垂直电源平面包括金属插塞。在实施例中，垂直电源平面包括伪管芯，伪管芯包括嵌入在衬底内的导电元件。在实施例中，伪管芯的导电元件包括贯穿衬底设置的通孔阵列。在实施例中，垂直电源平面沿一个或多个第二器件管芯中的一个器件管芯的边缘的长度水平延伸。
91.另一个实施例是半导体器件。半导体器件包括设置在衬底上的至少一个器件管芯，其中，至少一个器件管芯中具有硅通孔(tsv)结构。半导体器件也包括：稳压器，设置在衬底上并且与至少一个器件管芯横向分隔开。半导体器件也包括：金属结构，设置在至少一个器件管芯和稳压器之间，其中，稳压器接收依次通过tsv结构和金属结构的电源输送。在实施例中，金属结构对应于设置在至少一个器件管芯上方的散热盖。在实施例中，金属结构对应于与至少一个器件管芯相邻设置的一个或多个伪管芯，伪管芯包括贯穿衬底的导电元件。在实施例中，至少一个器件设置在对应数量的密封剂层中，其中，金属结构对应于设置在密封剂层中的除了至少一个器件之外的导电结构。在实施例中，所述金属结构对应于通孔壁，所述通孔壁从所述至少一个器件管芯的上表面延伸至所述至少一个器件管芯的下表面，所述通孔壁沿所述至少一个器件管芯的长度延伸。
92.上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。