一种半导体器件及其制作方法与流程

1.本技术涉及半导体技术领域，具体而言，涉及一种半导体器件及其制作方法。


背景技术：

2.雪崩光电探测器具有体积小、增益高等诸多优点，可以被应用于微弱信号的探测应用中，特别是基于雪崩光电探测器的探测阵列在激光雷达、医学成像等情境中的应用得到了广泛的关注。
3.在实际应用中，apd(avalanche-photodiode，雪崩光电二极管)阵列往往会产生光串扰与电串扰等问题。其中，光串扰主要是规避斜向入射光在相邻像素点间引起的串扰，并且，二次光子横向发射至邻近的像素点后也不可避免的产生光串扰；电串扰主要是光生载流子的横向移动引起的串扰，光电串扰的出现严重影响了apd阵列的性能。
4.综上，现有技术中apd阵列存在光串扰与电串扰的问题。


技术实现要素：

5.本技术的目的在于提供一种半导体器件及其制作方法，以解决现有技术中apd阵列存在光串扰与电串扰的问题。
6.为了实现上述目的，本技术实施例采用的技术方案如下：
7.一方面，本技术实施例提供了一种半导体器件，所述半导体器件包括：
8.衬底；
9.位于所述衬底正面的外延层，其中，所述外延层包括器件区与间隔区，所述间隔区位于相邻的两个器件区之间，所述器件区与所述间隔区之间设置有沟槽，所述沟槽的底部露出所述衬底；
10.位于所述器件区上的apd单元；以及，
11.位于所述衬底背面的电极，其中，所述衬底背面的电极对应所述器件区的位置设置有光窗。
12.可选地，所述半导体器件还包括位于所述间隔区上的垫高层；其中，
13.所述垫高层的表面高于所述器件区的上表面。
14.可选地，所述垫高层的厚度为2～10μm。
15.可选地，所述垫高层的材料包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅以及金属中的一种或其组合。
16.可选地，所述半导体器件还包括位于所述沟槽侧壁与底部的反射膜。
17.可选地，所述反射膜的厚度为100～1000nm。
18.可选地，所述反射膜的材料包括al2o3、sio2、sin2、ta2o5以及tio2中的一种或其组合。
19.可选地，所述间隔区的宽度为1～1000μm。
20.另一方面，本技术实施例还提供了一种半导体器件制作方法，所述半导体器件制
作方法包括：
21.提供一衬底；
22.沿所述衬底的正面生长外延层；
23.沿所述外延层刻蚀沟槽，并通过所述沟槽界定器件区与间隔区；其中，所述沟槽位于相邻的器件区与间隔区之间，且所述沟槽的底部露出所述衬底；
24.沿所述器件区的表面制作apd单元；
25.沿所述衬底的背面制作电极，并在所述电极对于所述器件区的位置刻蚀光窗。
26.可选地，在沿所述外延层刻蚀沟槽，并通过所述沟槽界定器件区与间隔区的步骤之后，所述方法还包括：
27.沿所述间隔区沉积垫高层；
28.沿所述沟槽的侧壁与底部蒸镀反射膜。相对于现有技术，本技术具有以下有益效果：
29.本技术提供了一种半导体器件及其制作方法，该半导体器件包括：衬底；位于衬底正面的外延层，其中，外延层包括器件区与间隔区，间隔区位于相邻的两个器件区之间，器件区与间隔区之间设置有沟槽，沟槽的底部露出衬底；位于器件区上的apd单元；以及位于衬底背面的电极，其中，衬底背面的电极对应器件区的位置设置有光窗。由于本技术中，将外延层进行分区设置，且器件区与间隔区之间隔离，因此，一方面，光生载流子无法从器件区横向移动至间隔区，使得相邻两个apd单元的光生载流子无法横向移动，有效避免了电串扰。另一方面，当二次光子从一个apd单元发射至相邻的apd单元时，由于间隔区设置能够起到一定的隔离作用，因此也能够有效的改善光串扰的问题。
30.为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
31.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
32.图1为本技术实施例提供的半导体器件的一种剖面示意图。
33.图2为本技术实施例提供的半导体器件的俯视图。
34.图3为本技术实施例提供的半导体器件的另一种剖面示意图。
35.图4为本技术实施例提供的光窗的排布示意图。
36.图5为本技术实施例提供的半导体器件制作方法的第一种示例性流程图。
37.图6为本技术实施例提供的半导体器件制作方法的第二种示例性流程图。
38.图中：110-衬底；120-外延层；121-器件区；122-间隔区；130-apd单元；140-电极；150-垫高层；160-反射膜。
具体实施方式
39.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例
中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
40.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
41.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
42.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
43.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
44.正如背景技术中所述，目前apd阵列在使用中会产生光串扰与电串扰等问题，因此如何有效抑制光电串扰是apd阵列设计与制造需要攻克的难题。
45.有鉴于此，本技术提供了一种半导体器件，通过在外延层上形成器件区与间隔区的方式，达到有效抑制光电串扰的目的。
46.下面对本技术提供的半导体器件进行示例性说明：
47.作为一种可选的实现方式，请参阅图1，该半导体器件包括衬底110、外延层120、apd单元130以及电极140，其中，外延层120位于衬底110正面，且外延层120包括器件区121与间隔区122，间隔区122位于相邻的两个器件区121之间，且器件区121与间隔区122之间隔离，间隔区122用于防止相邻的两个器件区121之间出现光串扰与电串扰，apd单元130位于器件区121上，电极140位于衬底110的背面，且衬底110背面的电极140对应器件区的位置设置有光窗。
48.其中，通过将外延层120分割成器件区121与间隔区122，使得器件区121与间隔区122之间隔离，进而可以起到有效改善光串扰与电串扰的效果。需要说明的是，本技术所述的器件区121与间隔区122之间隔离，指器件区121与间隔区122之间设置有沟槽，且沟槽的底部露出衬底，进而通过沟槽实现隔离。
49.具体地，结合图2可知，一方面，由于相邻两个器件区121的中间均会设置一间隔区122，且器件区121与间隔区122之间隔离，因此光生载流子无法从器件区121横向移动至间隔区122，使得相邻两个apd单元130的光生载流子无法横向移动，有效避免了电串扰。另一方面，当二次光子从一个apd单元130发射至相邻的apd单元130时，由于间隔区122设置能够起到一定的隔离作用，因此也能够有效的改善光串扰的问题。
50.作为本技术一种可选的实现方式，该半导体器件的衬底110可以为高掺杂的inp衬底，并在高掺杂的inp衬底上生长外延层120。其中，与si和gaas材料相比，inp具有高的电光转换效率，高的电子迁移率，高的工作温度，强抗辐射能力、以及导热好的特点。并且，inp衬底又可分为n型衬底110与p型衬底110，n型inp衬底一般可以掺硫，由于硫在inp中有明显的
杂质硬化作用，因此可以实现的无位错单晶生长。p型inp衬底一般可以掺锌，锌也有很强的杂质硬化效应，因此也可以使位错比较低，提升器件寿命。
51.其中，外延层120为沿着衬底110正面生长而成，一般地，为了实现不同的效果，外延层120可以由多个不同的层级结构组成，例如，外延层120可以包括吸收层、渐变层、电荷层、倍增层以及接触层，其中，接触层用于与apd单元130实现欧姆接触，倍增层用于放大电信号，电荷层用于调节各层的电场分布。
52.可以理解地，在实际制作过程中，需要按照顺序逐层生长吸收层、渐变层、电荷层、倍增层以及接触层，在此不做赘述。
53.在生长外延层120后，需要在外延层120的器件区上制作apd单元130，在制作apd单元130后，可在器件区上经过掺杂、台面蚀刻、钝化以及金半接触等工艺形成apd单元130，在此不做赘述。
54.需要说明的是，在一种实现方式中，由于该器件结构中，需要间隔区122与器件区121隔离设置，同时，不同的apd单元130设置与对应的器件区121上，因此在制作apd单元130时，可以利用各种蚀刻手段实现apd单元130与间隔区122之间沟槽的蚀刻。例如，可以通过涂布光刻胶作为掩膜，接着利用光刻胶进行图形化，最后实现刻蚀工艺。
55.作为一种实现方式，间隔区的宽度设置为1～1000μm。
56.还需要说明的是，为了保证在刻蚀过程中，外延层120被刻蚀干净，需要保证刻蚀至高掺杂的衬底110，即刻蚀停止的条件为露出衬底110，在此基础上，刻蚀停止时，可能为外延层120刚好被刻蚀干净，也可以为刻蚀至深入衬底110，即部分衬底110也被刻蚀，在此不做限定。
57.其中，可以理解地，为了刻蚀出间隔区122，在刻蚀外延层120时，需要在相邻两个apd单元130之间，保留一部分外延层120不被刻蚀并作为间隔区122。在此基础上，在对外延层120进行刻蚀时，实际为在相邻两个apd单元130之间刻蚀两个沟槽，如图1所示的沟槽a与沟槽b，且沟槽a与沟槽b存在间隔，在刻蚀完成后，沟槽a与沟槽b之间的外延层120即可作为间隔区122，沟槽a与沟槽b两侧的外延层120即可作为器件区121。
58.请继续参阅图1，图1中示出了左右两个apd单元130，通过刻蚀沟槽a与沟槽b形成的间隔区122的方式，保证了对位于中间的间隔区122而言，其通过沟槽a与左侧的器件区121实现隔离，且通过沟槽b与右侧的器件区121实现隔离。因此左侧的apd单元130的光生载流子无法跨过沟槽a与沟槽b移动至右侧，当然地，右侧的apd单元130的光生载流子也无法跨过沟槽b与沟槽a移动至左侧，有效避免了电串扰。同时设置间隔区122，能够对二次光子起到一定的阻挡作用，因此也能够有效的改善光串扰的问题。
59.为了使对光串扰的改善更加明显，请参阅图3，在一种实现方式中，半导体器件还包括位于间隔区122上的垫高层150，并且，垫高层150的表面高于apd单元130的上表面。
60.由于apd单元130实际可作为点光源使用，因此为了防止二次光子横向发射至邻近apd单元130，需要保证在水平方向上实现对二次光子的阻挡。同时，还需要防止入射光在apd单元130之间引起的串扰。因此，当设置垫高层150后，使得垫高层150的高度能够高于apd单元130的高度，进而实现了相邻两个apd单元130之间的完全隔离，对横向的二次光子实现完全阻挡，抑制光串扰的效果更好。
61.其中，本技术并不对垫高层150的材料进行限定，例如，垫高层150的材料可以包括
聚酰亚胺(pi)、苯并环丁烯(bcb)、氧化硅、氮化硅以及金属中的一种或其组合。优选地，垫高层150的材料可以选定为非透明材料，在此不做限定。以聚酰亚胺制作垫高层150为例，通过旋涂速率控制聚酰亚胺层的厚度，并在旋涂完成后，经过光刻工艺保留间隔区122上的聚酰亚胺层，并去除其余部分的聚酰亚胺层，然后经过硬烤固化完成垫高层150制备。
62.当然地，对与聚酰亚胺层的厚度，本技术也并不做限定，例如，垫高层150的厚底可以采用2～10μm。
63.此外，虽然间隔区122能够对二次光子起到一定的阻挡的作用，但由于外延层120自身的透光性，使得间隔区122也具有一定的透光性，因此间隔区122对二次光子的阻挡性有效。
64.有鉴于此，为了提升对二次光子的阻挡作用，进一步抑制相邻apd单元130之间的光串扰，作为一种实现方式，半导体器件还包括位于沟槽侧壁与底壁的反射膜160；其中，所述反射膜160用于防止相邻的两个器件区121之间出现光串扰。
65.例如，在实际制作过程中，可以采用蒸镀的工艺制作反射膜160，然后去除其余区域的反射膜160，并保留间隔区122与器件区121之间的沟槽内的反射膜160。
66.其中，反射膜160可以对光线起到反射的作用，因此，当二次光子横向发射时，受反射膜160的反射作用，二次光子将无法发射至相邻的apd单元130中，进而有效的印制了光串扰。同时，通过反射膜160的反射作用，也不容易出现二次光子的逸散，使得apd单元130的显示效果更好。
67.需要说明的是，本技术并不对反射膜160的材料进行限定，例如，反射膜160的材料可以为al2o3、sio2、sin2、ta2o5以及tio2中的一种或其组合。并且，反射膜160的厚度、材料的折射率与光波长可以根据实际情况选择，以实现最佳的光反射效果，一般地，反射膜160的厚度范围在100～1000nm之间。
68.作为一种实现方式，请参阅图4，衬底110背面的电极140上设置的光窗的排列方式与apd单元130的排列方式相同，均为阵列排布。并且，每个光窗均位于器件区对应的位置，即每个光窗均设置于apd单元130的正投影位置。在一种实现方式中，为了尽可能避免斜向入射光在相邻像素点间引起的串扰，光窗的大小与apd单元130的大小基本相同，即光窗的直径等于或略大于apd单元130的直径。
69.此外，apd单元130的大小设置于与光窗大小基本相同，使得apd单元130中正面接触电极140可作为后续封装焊接的焊接点，同时，衬底110背面的电极140采用共面电极140，共同为apd单元130的倒装焊接提供条件。
70.在制作光窗时，可以在衬底110背面做与apd单元130对应的窗口并镀膜，作为光源入射光窗，该膜可以为增透膜，增加光窗的进光量。然后在衬底110背面其余区域进行金属蒸镀，作为共面背电极140。
71.因此，本技术提供的半导体器件中，通过设置间隔区122、垫高层150以及反射膜160等结构，实现了光、电串扰的抑制，有效提升了半导体器件的性能。并且，该半导体器件结构也易于采用倒装焊方式进行封装。
72.基于上述的实现方式，请参阅图5，本技术实施例还提供了一种半导体器件制作方法，该半导体器件制作方法包括：
73.s102，提供一衬底。
74.s104，沿衬底的正面生长外延层。
75.s106，沿外延层刻蚀沟槽，并通过沟槽界定器件区与间隔区；其中，沟槽位于相邻的器件区与间隔区之间，且沟槽的底部露出衬底。
76.s108，沿器件区的表面制作apd单元。
77.s110，沿衬底的背面制作电极，并在电极对于器件区的位置刻蚀光窗。
78.其中，本技术提供的衬底可以为高掺杂的inp衬底。且外延层一般包括多层，分别为吸收层、渐变层、电荷层、倍增层以及接触层。在一种实现方式中，当需要刻蚀外延层时，可通过涂布光刻胶，并根据图像化的光刻胶刻蚀出相应的沟槽，进而在外延层上界定出器件区与安装区的。然后在器件区上继续制作apd单元。需要说明的是，为了利用沟槽实现器件区与间隔区之间的隔离，在刻蚀沟槽时，需要将沟槽刻蚀至露出衬底。
79.并且，在衬底的背面制作电极时，可以在衬底背面与apd单元对应的区域刻蚀窗口，镀膜，作为光源入射光窗，然后在衬底背面其余区域进行金属蒸镀，作为共面背电极。
80.并且，为了使改善光串扰的效果更佳明显，作为一种实现方式，在s106之后，请参阅图6，该方法还包括：
81.s1071，沿间隔区沉积垫高层；
82.s1072，沿沟槽的侧壁与底部蒸镀反射膜。
83.其中，垫高层的能够有效阻挡二次光子的横向发射，同时，垫高层也能够规避斜向入射光在相邻apd单元之间引起的串扰，进而有改善光串扰的问题。
84.其中，垫高层材料不做限定，例如，垫高层的材料包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅以及金属中的一种或其组合，垫高层的高度也不做限定，例如，可以2μm至10μm，在实际制作中，可根据实际需求进行材料与厚度的选择。以聚酰亚胺为例，通过旋涂速率控制聚酰亚胺层厚度，在旋涂完成后，经过光刻工艺保留间隔层上的聚酰亚胺，去除其余部分的聚酰亚胺，经过硬烤固化完成垫高层制备。
85.此外，反射膜能够防止相邻apd单元在器件区与间隔区之间发生光串扰。
86.其中，反射膜的材料包括al2o3、sio2、sin2、ta2o5以及tio2中的一种或其组合，且反射膜的厚度可以为100～1000nm，当然地，反射膜的厚度、材料的折射率与光波长，需要根据实际情况计算获取并选定对应的材料，在此不做限定。
87.需要说明的是，s1071与s1072并无先后顺序，即可以先进行垫高层的制作，再进行反射膜的蒸镀；也可以先进行反射膜的蒸镀，再进行垫高层的制作，在此不做限定。
88.综上所述，本技术提供了一种半导体器件及其制作方法，该半导体器件包括：衬底；位于衬底正面的外延层，其中，外延层包括器件区与间隔区，间隔区位于相邻的两个器件区之间，器件区与间隔区之间设置有沟槽，沟槽的底部露出衬底；位于器件区上的apd单元；以及位于衬底背面的电极，其中，衬底背面的电极对应器件区的位置设置有光窗。由于本技术中，将外延层进行分区设置，且器件区与间隔区之间隔离，因此，一方面，光生载流子无法从器件区横向移动至间隔区，使得相邻两个apd单元的光生载流子无法横向移动，有效避免了电串扰。另一方面，当二次光子从一个apd单元发射至相邻的apd单元时，由于间隔区设置能够起到一定的隔离作用，因此也能够有效的改善光串扰的问题。
89.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修
改、等同替换、改进等，均应包含在本技术的保护范围之内。
90.对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其它的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。