用于半导体裸片制造中的直接接合的系统和方法与流程

1.本公开大体上涉及用于直接接合半导体材料的系统和方法。确切地说，本发明技术涉及用于改进具有直接接合材料的半导体装置的电和热性能的方法。


背景技术：

2.个别半导体裸片通常批量制造于半导体晶片上，接着分离成个别半导体裸片。批量制造工艺可增加处理量并减少随着半导体裸片的大小持续缩小处置个别半导体裸片的难度。个别半导体裸片可接着堆叠以形成半导体组合件。混合式接合，有时称为熔融接合或直接接合，描述裸片之间无任何额外中间层的接合工艺。混合式接合工艺依赖于两个表面之间的化学键和相互作用。举例来说，针对硅的混合式接合工艺基于包含范德华力、氢键和强共价键的分子间相互作用。表面之间的直接接合有助于允许半导体裸片制造商满足减小堆叠裸片组合件所占据的体积的需求。然而，混合式接合工艺通常需要极清洁的表面以免在表面之间形成空隙。空隙可能造成堆叠裸片组合件中的缺陷，例如，金属层漂移到空隙中以在接合表面上的导电元件之间形成电和热短路。所产生的短路可能致使堆叠组合件无法满足性能需求，从而导致堆叠裸片组合件被丢弃且处理量减小。


技术实现要素：

3.在一个方面中，本技术针对一种用于将第一半导体裸片接合到第二半导体裸片以形成堆叠半导体装置的方法，所述方法包括：使所述第一半导体裸片的第一表面上的第一多个金属接合位点与所述第二半导体裸片的第二表面上的第二多个金属接合位点对准；将所述第一表面接合到所述第二表面，其中所述第一多个金属接合位点在所述接合之后电连接到所述第二多个接合位点，其中所述接合在所述第一表面和所述第二表面之间留下至少一个空隙，且其中金属材料至少部分沿着所述空隙的内表面延伸；以及使所述堆叠半导体装置曝露于辐射以激发所述空隙中的化学成分，其中被激发的化学成分沿着所述空隙的所述内表面与所述金属材料反应以减小所述金属材料的电导率。
4.在另一方面中，本技术针对一种用于接合堆叠半导体装置中的层的方法，所述方法包括：使第一半导体衬底的上表面上的接合衬垫的第一阵列与第二半导体衬底的下表面上的接合衬垫的第二阵列对准；使所述堆叠半导体装置退火以将所述第一半导体衬底的所述上表面接合到所述第二半导体衬底的所述下表面，其中所述退火在所述上表面和所述下表面之间产生至少一个空隙，其中所述空隙包含从来自接合衬垫的所述第一阵列的第一个别接合衬垫朝向来自接合衬垫的所述第一阵列的第二个别接合衬垫延伸的扩散金属层；以及使所述堆叠半导体装置曝露于微波辐射以激发所述空隙中存在的化学成分。
5.在另一方面中，本技术针对一种堆叠半导体装置，所述堆叠半导体装置包括：第一半导体裸片，其具有第一表面和与所述第一表面相对的第二表面，所述第一半导体裸片包含定位于所述第一表面上的两个第一接合衬垫；第二半导体裸片，其具有直接接触所述第一半导体裸片的所述第一表面的第三表面和与所述第三表面相对的第四表面，所述第二半
导体裸片包含定位于所述第三表面上的两个第二接合衬垫，其中所述两个第二接合衬垫中的每一个在所述第三表面处的两个相应界面处电耦合到所述两个第一接合衬垫中的一个相应的第一接合衬垫；以及所述第一表面和所述第三表面之间且横向定位于所述两个界面之间的空隙，其中所述空隙包含从所述第一接合衬垫中的至少一个延伸的扩散且氧化金属层，且其中所述扩散且氧化金属是电学上非导电的。
附图说明
6.图1a和1b示出根据本发明技术的一些实施例的两个半导体裸片之间的混合式接合工艺。
7.图2a是根据本发明技术的一些实施例具有空隙的堆叠半导体组合件的横截面图。
8.图2b是根据本发明技术的一些实施例的图2a的空隙的放大横截面图。
9.图3是根据本发明技术的一些实施例的曝露于辐射的堆叠半导体组合件的横截面图。
10.图4a是根据本发明技术的一些实施例在曝露于辐射之后具有空隙的堆叠半导体组合件的横截面图。
11.图4b是根据本发明技术的一些实施例的图4a的空隙的放大横截面图。
12.图5是根据本发明技术的一些实施例用于产生堆叠半导体组合件的工艺的流程图。
13.图6是包含根据本发明技术的一些实施例配置的半导体裸片组合件的系统的示意图。
14.图式未必按比例绘制。类似地，出于论述本发明技术的一些实施方案的目的，一些组件和/或操作可分成不同块或组合成单个块。此外，虽然本发明技术可容许各种修改和替代形式，但在图式中已经通过举例展示了特定实施方案并且在下文中对其进行详细描述。然而，并不意图将本发明技术限于所描述的特定实施方案。相反，本发明技术旨在涵盖落入由所附权利要求书限定的本发明技术的范围内的所有修改、等效物和替代方案。
具体实施方式
15.概述
16.本文公开堆叠半导体组合件，及其制造系统和方法。在一些实施例中，堆叠半导体组合件包含具有半导体衬底的第一半导体裸片，所述半导体衬底具有第一接合表面和定位于所述第一接合表面上的一或多个第一导电特征(例如，接合衬垫、暴露的互连、热传递单元，和/或各种其它导电特征)。第二半导体裸片堆叠于第一裸片上。第二裸片包含半导体衬底，所述半导体衬底具有接触第一半导体衬底的第一接合表面的第二接合表面，和定位于第二接合表面上的一或多个第二导电特征。在一些实施例中，第二接合表面直接接触第一半导体衬底的第一接合表面。此外，所述一或多个第二导电特征中的每一个可在接合表面之间的界面处电耦合到相应的第一导电特征。堆叠半导体组合件还包含第一和第二接合表面的横向处于第一和第二导电特征对之间的接合界面处的空隙。此外，所述空隙可包含从第一导电特征中的至少一个延伸的扩散且氧化金属层。作为制造工艺的结果，所述扩散且氧化金属是电学上非导电的。
17.在一些实施例中，一种用于接合堆叠半导体中的层的方法包含使第一半导体衬底的第一接合表面上的导电特征的第一阵列与第二半导体衬底的第二接合表面上的导电特征的第二阵列对准。一旦对准，所述方法就包含使堆叠半导体裸片退火以将第一接合表面直接接合到第二接合表面。对准和/或退火工艺可使得在上表面和下表面之间形成至少一个空隙，且所述空隙可包含金属材料层。金属材料层可以是例如当形成导电特征的第一阵列、对准第一和第二阵列和/或使堆叠半导体裸片退火时的金属漂移的结果。在一些实施例中，金属材料层从第一阵列中的第一个别导电特征朝向第一阵列中的第二个别导电特征延伸。在一些实施例中，金属材料层从第一个别导电特征完全延伸到第二个别导电特征，借此在导电特征之间形成电和/或热短路。
18.一旦第一和第二半导体衬底接合，所述方法就包含使堆叠半导体装置曝露于微波辐射以激发空隙中存在的化学成分。激发的化学成分与空隙中的金属材料层反应以减小金属的电和/或热导率。在一些实施例中，举例来说，化学成分是羟基分子(例如，掺杂到第一和/或第二接合表面中、在空隙中呈气态形式等)。在这些实施例中，微波辐射激发羟基分子，其接着与金属材料层反应以使金属氧化。
19.为了便于参考，本文中有时相对于图中展示的实施例的空间定向参考顶部和底部、上部和下部、向上和向下，和/或水平平面、x-y平面、竖直或z方向描述堆叠半导体组合件。然而，应理解，堆叠半导体组合件和其中接合的表面可移动到不同空间定向且在不同空间定向中使用，而不改变本发明技术的所公开实施例的结构和/或功能。
20.此外，尽管本文主要在将两个半导体裸片接合在一起的上下文中论述，但所属领域的技术人员将理解，本发明的范围不限于此。举例来说，所述方法可在以下情境中使用：接合半导体组合件中的任何两个表面、将两个半导体组合件接合在一起、接合个别半导体裸片内的表面，和/或接合具有类似材料的表面。相应地，本发明的范围不限于实施例的任何子集，且仅受限于所附权利要求书中陈述的限制。
21.图式的描述
22.图1a和1b示出根据本发明技术的一些实施例的堆叠半导体组合件100(“堆叠组合件100”)中的两个半导体裸片之间的混合式接合工艺。如参看图1a所示出，在一些实施例中，混合式接合工艺可在第一半导体裸片110(“第一裸片110”)和第二半导体裸片140(“第二裸片140”)之间发生。
23.第一裸片110包含半导体衬底112，其具有第一表面114(例如，上表面)和与第一表面114相对的第二表面116(例如，下表面)。材料120沉积在第一表面114上，其中接合表面122从衬底112面朝外(例如，向上)。材料120使第一裸片110绝缘且促进将第一裸片110接合到第二裸片140。材料120可以是电介质材料、聚合物材料和/或各种其它合适的材料。可使用的电介质的实例包含二氧化硅、氮化硅、氮氧化硅、氮化硅碳、多晶硅、碳酸硅，和/或任何其它合适的电介质。聚合物的实例包含聚吡咯、聚苯胺、聚多巴胺和/或各种合适的环氧树脂。
24.如图1a中进一步示出，第一裸片包含从材料120的接合表面122朝向衬底112的第二表面116延伸的互连结构130。在一些实施例中，互连结构130从接合表面122完全延伸到第二表面116。在其它实施例中，互连结构130从接合表面122延伸到衬底112的第一表面114和/或延伸到接合表面122和第二表面116之间的某一中间深度(例如，延伸到第一表面114、
延伸到衬底112中的某一深度等)。此外，每一个别互连结构130包含接合表面122处的接合位点132。如所示出，每一接合位点132与材料120的接合表面122大体齐平，借此提供用于与第二裸片140接合的大体平坦表面。
25.在所示出的实施例中，每一接合位点132示出为具有接合衬垫形状，其具有比相应互连结构130的其余部分宽的直径。接合位点132的较大直径可帮助促进接合到第二裸片140中的相应电特征(例如，如下文所论述，相应互连结构160)。在一些实施例中，每一接合位点132可具有不同大小和/或形状。举例来说，在各种实施例中，接合位点132可具有大体对应于互连结构130的直径的直径、变化的直径(例如，基于第一裸片110上的位置)，和/或当从上方检视时可具有不同形状。在一些实施例中，每一接合位点132可以是接合表面122处的互连结构130的暴露部分。
26.在一些实施例中，互连结构130可由铜、镍、钨、钴、铟、锡、钌、钼、铋、铝、多晶硅和/或复晶金属硅化物(例如，钨硅、钼硅、镍硅等)、导体填充环氧树脂和/或其它合适的导电材料制成。在一些实施例中，互连结构130可被绝缘体环绕以使互连结构130与衬底112电隔离。在一些实施例中，接合位点132也可由铜、镍、钨、钴、铟、锡、钌、钼、铋、铝、多晶硅和/或复晶金属硅化物(例如，钨硅、钼硅、镍硅等)、导体填充环氧树脂和/或其它合适的导电材料制成。在一些实施例中，互连结构130和接合位点132可由相同材料制成(例如，当接合位点为互连结构的延续时)。举例来说，互连结构130和接合位点132可均由铜制成。在一些此类实施例中，互连结构130和接合位点132可在单个步骤中形成。在其它实施例中，它们可在单独的步骤中形成。在一些实施例中，互连结构130和接合位点132可由不同材料制成。举例来说，互连结构130可由镍制成，而接合位点132可由铜制成。
27.与上文类似，第二裸片140包含具有第一表面144(例如，下表面)和与第一表面144相对的第二表面146(例如，上表面)的半导体衬底142。材料150沉积在第一表面144上，其中接合表面152从衬底142面朝外。材料150使第二裸片140绝缘，且促进将第二裸片140接合到第一裸片110。材料150可对应于材料120，例如相应电介质、相应聚合物和/或各种其它合适的材料。
28.第二裸片还包含从材料150的接合表面152朝向衬底142的第二表面146延伸的互连结构160。在一些实施例中，互连结构160从接合表面152完全延伸到第二表面146。在其它实施例中，互连结构160从接合表面152延伸到某一中间深度(例如，延伸到第一表面144、延伸到材料150中的某一深度、延伸到衬底142中的某一深度等)。此外，每一个别互连结构160包含接合表面152处的接合位点162。如所示出，每一接合位点162与材料150的接合表面152大体齐平，借此提供用于与第一裸片110接合的大体平坦表面。在各种实施例中，每一接合位点162可具有大体对应于互连结构160的直径的直径、变化的直径(例如，基于第一裸片140上的位置)、可以是接合表面152处的互连结构160的暴露部分，和/或当从上方检视时可具有不同形状。
29.此外，在各种实施例中，互连结构160和/或接合位点162可由铜、镍、导体填充环氧树脂和/或其它导电材料制成。在一些实施例中，互连结构160可被绝缘体环绕以使互连结构160与衬底142电隔离。在一些实施例中，互连结构160和接合位点162可由相同材料制成(例如，当接合位点为互连结构的延续时)。在一些实施例中，互连结构160和接合位点162可由不同材料制成。
30.如图1b中的箭头所示，混合式接合工艺包含在第一裸片110上堆叠第二裸片140以形成堆叠组合件100。在堆叠组合件100内，如图1b中所示出，第一裸片110的材料120在接合界面170处与来自第二裸片140的材料150直接接触。在典型的混合式接合工艺中，堆叠组合件100接着受热且被置于压力下以在接合界面170处将材料120接合到材料150。然而，接合表面122、152中的每一个可包含由先前制造步骤和/或制造期间的移动产生的各种杂质(例如，粒子、有机污染、离子污染等)。杂质可导致在接合界面170处形成空隙。空隙可减小第一和第二裸片110、140之间的接合的强度。此外，如下文相对于图2a和2b更详细地论述，邻近于空隙的金属可能漂移到空隙中，这可能导致邻近于空隙的相应接合衬垫之间的电或热短路。相应地，在典型的混合式接合工艺中，在堆叠之前细致地清洁接合表面122、152中的每一个以减少存在于接合界面170处的杂质。然而，即使大规模清洁，一或多个空隙仍可能形成在接合界面170处，借此导致接合衬垫之间的短路的风险。
31.图2a是根据本发明技术的一些实施例具有空隙270的堆叠组合件100的横截面图。在所示出的实施例中，第二裸片140堆叠于第一裸片110上，且材料150与材料120在接合界面170处接合。此外，个别互连结构160a、160b与相应的个别互连结构130a、130b大体对准，借此形成第一和第二裸片110、140之间的电和/或热连接。在一些实施例中，应用于接合表面122、152(图1a)的混合式接合工艺可使接合界面170处的相应个别互连结构130a、160a和130b、160b退火，借此形成相应个别互连结构130a、160a和130b、160b之间的一体接合。在一些实施例中，堆叠组合件100可在接合表面122、152接合之后进一步退火。
32.然而，如图2a中进一步示出，粒子202在清洁和对准之后残留在接合界面170处。当第一和第二裸片110、140接合在一起时，粒子202致使空隙270形成在接合表面处。继而，如图2b中更详细地示出，空隙270可允许来自接合位点132、162和/或互连结构130、160的金属在空隙270中漂移。
33.图2b是根据本发明技术的一些实施例来自图2a的区a的空隙270的放大横截面图。如上文所论述，在接合工艺期间，由粒子202在材料120、150之间形成空隙270。如图2b中进一步示出，金属材料层272存在于空隙270中。在一些实施例中，金属材料272是混合式接合工艺期间从接合位点132、162中的一或多个发生的表面扩散的结果。举例来说，随着堆叠组合件100经加压和受热，金属材料272可能漂移到空隙270中的开放的表面区域中。在具有针对接合位点132、162的额外退火工艺的实施例中，金属材料272可另外或替代地在额外退火工艺期间扩散到空隙270中。
34.在所示出的实施例中，金属材料272从个别接合位点162a延伸到个别接合位点162b。因此，金属材料272形成个别接合位点162a和个别接合位点162b之间的电和/或热短路。因此，金属材料272形成相应个别互连结构130a、160a和相应个别互连结构130b、160b之间的电和/或热短路，借此减小堆叠组合件100的电和/或热性能。如果在接合界面170处的其它地方形成足够的类似空隙，类似的金属材料层漂移穿过其中，则所述空隙可能减小堆叠组合件100的电和/或热性能超出可接受阈值。也就是说，一些实施例，在接合之后测试完成的堆叠组合件以测量堆叠组合件的电和/或热性能。归因于电和/或热短路，互连结构之间具有太多短路的堆叠组合件将无法满足性能标准。在一些实施例中，举例来说，短路可能致使堆叠组合件具有太少的功能性电路径。在一些实施例中，短路可能致使热量穿过堆叠组合件的移动性太高。在典型的制造工艺中，无法满足性能标准的堆叠组合件被丢弃，借此
降低工艺的处理量。
35.尽管本文主要论述为导致互连结构之间的短路，但空隙可能导致接合界面处其它导电结构之间的短路。举例来说，在一些实施例中，材料120、150可包含一或多个导电结构，其促进第一和第二裸片110、140之间的接合、提供接合界面170处的指定热路径，和/或提供各种其它合适的功能。接合界面处的类似空隙也可能中断这些功能。举例来说，金属材料可形成提供指定热路径的导电结构之间的短路，借此使路径短接；和/或金属材料可形成热路径中的导电结构和互连结构之间的短路，借此引入非预期的热路径。这些短路还可能致使完成的堆叠组合件无法满足性能标准，且在典型的混合式接合工艺中被丢弃。
36.如上文所论述，混合式接合工艺可包含堆叠第一和第二裸片110、140之前的一或多个清洁步骤。通过清洁表面，所述过程可减小可能在接合界面处形成空隙的粒子的数目，借此减小漂移到空隙中的金属材料所导致的短路的数目。然而，清洁过程可能较昂贵且常常无法完全清洁接合表面来完全排除形成短路的概率。在一些实施例中，混合式接合工艺可替代地或另外包含在接合所述接合表面之后使堆叠组合件100曝露于辐射(例如，微波辐射)。电磁辐射(“辐射”)可用于腐蚀任何空隙中的金属材料以减小混合式接合工艺的后端的短路的数目。下文相对于图3-5描述关于此些实施例的额外细节。
37.图3是根据本发明技术的一些实施例曝露于电磁辐射304(“辐射304”)的图2a的堆叠组合件100的横截面图。辐射304激发空隙270中存在的化学成分302。被激发的化学成分302接着与空隙270中的金属材料272反应以使金属材料272降级(例如，氧化、腐蚀、消耗和/或退化)。作为反应的结果，金属材料272的电和/或热导率可减小(或受损)，借此减少和/或排除金属材料272所导致的短路。举例来说，在一些实施例中，化学成分302可以是羟基分子。辐射304激发羟基分子，其与空隙270中的金属材料272反应以使金属材料272氧化。在一些实施例中，化学成分302是空隙270中存在的气体。举例来说，化学成分302可以是含有氧化二氢分子的大气。在一些实施例中，辐射304是具有约100兆赫兹(mhz)和约3000mhz之间、500mhz和约2750mhz之间，或900mhz和约2450mhz之间的频率的微波辐射。
38.在一些实施例中，相比于堆叠组合件100中的其它材料，化学成分302由辐射304更快速地激发。相应地，辐射304可致使在堆叠组合件100的其它组件中的任一个受辐射304的不利影响之前被激发的化学成分302和金属材料272之间的反应。相应地，在一些实施例中，混合式接合工艺可用辐射304瞄准整个堆叠组合件100以一次解决多个空隙(未图示)中的短路。举例来说，堆叠组合件可包含彼此直接接合的三个或更多个堆叠半导体裸片(未图示)，其中在每一界面处形成一或多个空隙。混合式接合工艺可包含一次使整个堆叠组合件曝露于辐射304。在其它实施例中，混合式接合工艺可瞄准堆叠组合件100中的一或多个特定空隙处的辐射304。举例来说，在一些实施例中，混合式接合工艺可包含在接合之后测试堆叠组合件100以识别一或多个短路，接着用辐射304瞄准所述短路。在一些实施例中，混合式接合工艺可包含将半导体裸片彼此堆叠的多个迭代、接合裸片、使接合的裸片曝露于辐射304，接着将另一裸片堆叠在接合的堆叠上，并且重复。通过在堆叠的每一迭代处使所述堆叠曝露于辐射304，混合式接合工艺可帮助确保辐射304到达任何新形成的空隙。
39.此外，在一些实施例中，混合式接合工艺可包含图3中所描绘的辐射曝露的迭代。举例来说，混合式接合工艺可包含在辐射304和/或任何所产生的反应之后测试堆叠组合件100。如果堆叠组合件100含有比可接受的短路更多的短路，则混合式接合工艺可包含使堆
叠组合件100再曝露于辐射304。与上文类似，再曝露于辐射304会再激发化学成分302，所述化学成分接着进一步与金属材料272反应以使金属材料272进一步降级。在一些实施例中，辐射曝露的迭代可继续，直至堆叠组合件100含有可接受数目的短路为止。在一些实施例中，辐射曝露的迭代可继续，直至从堆叠组合件100移除所有短路为止。在一些实施例中，辐射曝露的迭代可继续预定的最大迭代数目。如果在最大迭代之后堆叠组合件100仍含有比可接受的短路更多的短路，则混合式接合工艺可包含抛弃堆叠组合件100。
40.图4a和4b是根据本发明技术的一些实施例的曝露于电磁辐射之后的堆叠组合件100的横截面图。如相对于图4a所示出，堆叠组合件100的组件通常不受辐射和后续反应的影响。举例来说，第一和第二裸片110、140保持由材料120、150接合，且第一裸片110中的互连结构130保持接合到第二裸片140中的相应互连结构160。然而，如图4a中进一步示出，空隙270中的材料已经受化学成分302和金属材料472之间的反应影响。图4b是图4a的区b的放大横截面图。
41.如相对于图4b所示出，堆叠组合件100的组件仅在暴露于空隙270中的化学成分302的情况下受影响。举例来说，金属材料472现完全降级(例如，氧化、腐蚀、消耗和/或退化)，因为金属材料272(图3)完全暴露于空隙270中的化学成分302。此外，在所示出的实施例中，邻近于空隙270的接合位点132中的一个的边缘部分434降级，因为边缘部分434暴露于化学成分302，而中心部分436通常不受影响，因为中心部分436未暴露。类似地，邻近于空隙270的接合位点162中的一个的边缘部分464降级，而中心部分466通常不受影响。在一些实施例中，暴露于空隙270中的化学成分302的接合衬垫132、162的边缘部分434、464可能足够小而不会与化学成分302反应以致于降级。在一些实施例中，延伸离开边缘部分并进入空隙的金属为边缘部分遮挡化学成分302。相应地，在这些实施例中，接合衬垫132、162通常不受辐射曝露的影响。
42.降级的金属材料472(以及降级的边缘部分434、464)在反应之后导电性能降低。在一些实施例中，降级的金属材料472完全不传导电力和/或具有极低的热传导。也就是说，降级的金属材料472通常不能够提供相应个别互连结构130a、160a和相应个别互连结构130b、160b之间的电和/或热短路。因此，堆叠组合件100在曝露于辐射之后可具有相比于堆叠组合件在曝露于辐射之前的性能改进的电和/或热性能。性能的改进可将一些堆叠组合件从预定义性能标准以下移动到预定义标准处或以上，借此减小在混合式接合工艺结束时被丢弃的堆叠组合件的数目。
43.图5是根据本发明技术的一些实施例用于接合半导体材料的一般化工艺500(“工艺500”)的流程图。如上文所描述，工艺500可接合堆叠组合件中的两个或更多个半导体裸片。此外，在各种实施例中，工艺500可接合半导体组合件中的和/或使用半导体材料的任何两个表面(例如，两个或更多个半导体组合件、个别半导体裸片内的两个或更多个接合表面，和/或具有类似材料的两个或更多个接合表面)。
44.在框505处，工艺500包含堆叠至少两个半导体材料使半导体材料的接合表面彼此接触。举例来说，在一些实施例中，工艺500包含将第一半导体裸片堆叠到第二半导体裸片上使半导体裸片的接合表面彼此直接接触。在一些实施例中，工艺500包含堆叠多个半导体材料使半导体材料的接合表面彼此直接接触。举例来说，工艺500可包含在框505处以直接叠加的方式堆叠三个或更多个半导体裸片。
45.在一些实施例中，工艺500包含框505处的清洁阶段，以减小存在于半导体材料之间的接合界面处的杂质的数目。如上文所论述，清洁阶段可减小工艺500期间形成的空隙的数目。在一些实施例中，工艺500包含框505处的掺杂阶段，以在半导体材料之间引入所要化学成分来与确实在工艺500期间形成的任何空隙中的材料反应。在一些实施例中，框505处的掺杂阶段将化学成分引入到环境空气中在半导体材料附近。在一些实施例中，掺杂阶段包含用化学成分掺杂半导体材料的接合表面。
46.此外，在一些实施例中，工艺500包含框505处的对准阶段，以确保半导体材料中组件的适当对准。举例来说，对准阶段可包含使第一半导体裸片的接合表面上的第一多个导电特征(例如，金属接合位点)与第二半导体裸片的接合表面上的第二多个导电特征对准。
47.在框510处，工艺500包含经由混合式接合工艺接合堆叠半导体表面。如上文所论述，框510的混合式接合工艺可包含加热和/或加压堆叠半导体材料。因此，接合表面直接接合在一起，同时对准的导电特征接合在一起以形成半导体材料之间的电和/或热连接。
48.在接合工艺期间框510处，接合表面处的杂质可能导致在半导体材料之间形成一或多个空隙。在包含框505处的掺杂阶段的实施例中，空隙将包含化学成分。在一些实施例中，化学成分在环境空气中堆叠半导体附近的存在导致空隙包含所述化学成分。在一些实施例中，接合工艺在框510处可包含在环境空气中引入或维持化学成分。因此，如果在堆叠半导体表面之间形成任何空隙，则其将包含所述化学成分。
49.在框515处，工艺500包含使堆叠结构曝露于电磁辐射。电磁辐射激发堆叠半导体表面之间的任何空隙中的化学成分。被激发的化学成分可使金属发生反应以借此使空隙中存在的金属降级。举例来说，化学成分可与空隙中存在的金属反应以使金属氧化、腐蚀和/或以其它方式退化。因此，可能已经以其它方式形成导电特征之间的电和/或热短路的金属层可能降级，而不只是能够形成短路。
50.在一些实施例中，电磁辐射可以是具有约900mhz和约2450mhz之间的频率的微波辐射。在一些实施例中，可特定来说基于化学成分由微波辐射快速激发的能力来选择化学成分。举例来说，化学成分可以是羟基分子，其容易由微波辐射激发以释放与氧反应的分子。反应性分子可接着使空隙中存在的金属氧化。因为羟基分子在相对低水平的微波辐射曝露的情况下被激发且与金属反应，所以工艺500能够使空隙中的金属降级，而不会负面地影响堆叠结构中的其它组件。此外，因为化学成分仅存在于空隙内，所以邻近于空隙的金属结构仅具有通过与被激发的化学成分的反应降级的边缘部分。
51.在一些实施例中，框515处的辐射工艺使整个堆叠结构曝露于微波辐射。广泛曝露可一次定位堆叠半导体表面之间的多个空隙，借此明显地减少完成的装置中的短路的数目。在一些实施例中，框515处的辐射工艺使堆叠结构的部分选择性地曝露于微波辐射。选择性曝露可瞄准已知和/或可疑的短路，同时降低对堆叠结构中的任何其它组件的损坏的风险。在一些实施例中，举例来说，工艺500可包含辐射曝露之前检查堆叠结构中的短路接着仅使已知短路曝露于微波辐射的步骤。在一些实施例中，堆叠结构中短路的位置可以是一种复发现象(例如，由接合工艺中的步骤产生)，使得辐射工艺可瞄准复发位置。
52.在任选框520处，工艺500包含检查堆叠结构中的电和/或热短路。在一些实施例中，测试过程可包含堆叠结构的总体性能测试。性能处于或高于预定阈值可指示堆叠结构中存在足够小的数目的短路。性能低于预定阈值可指示仍可能存在过量数目的短路。在一
些实施例中，测试过程可包含更个体化测试以定位和/或清点短路的数目。具有低于预定义数目的总数目的短路的堆叠结构可预期在预定阈值处或以上运作，而具有高于预定义数目的总数目的短路的堆叠结构可预期在预定阈值以下运作。
53.在一些实施例中，(预期)在预定阈值以上运作的堆叠结构留在制造工艺中，而(预期)在预定阈值以下运作的堆叠结构被丢弃。在一些实施例中，工艺可返回到框515以使堆叠结构(预期)在预定阈值以下运作，从而使堆叠结构再曝露于电磁辐射。第二次曝露可继续化学成分和空隙中存在的金属之间的反应以使金属进一步降级。因此，先前从上一次曝露幸存下来的一或多个短路可被移除，使得当工艺返回到框520时，堆叠组合件(预期)在预定阈值以上运作。
54.在一些实施例中，框515和520之间的迭代可重复，直至移除堆叠结构中的所有短路。在一些实施例中，框515和520之间的迭代可重复，直至检测到可接受数目的短路。在一些实施例中，框515和520之间的迭代可包含预定最大迭代。如果短路在预定最大迭代之前未移除(或未减少到可接受水平)，则工艺500可抛弃堆叠结构并结束。
55.在一些实施例中，可针对堆叠组合件的每一层重复工艺500。举例来说，在一些实施例中，工艺包含：在框505处在堆叠组合件中堆叠第一和第二半导体裸片；在510处接合裸片的表面；在框515处使堆叠组合件曝露于电磁辐射；在框520处测试堆叠组合件；接着返回到框505以将另一半导体裸片添加到堆叠组合件。在一些实施例中，工艺500可重复，同时每一遍次添加多个半导体材料层(例如，堆叠两个、三个、五个、十个或任何合适数目的材料)。
56.图6是包含根据本发明技术的实施例配置的半导体裸片组合件的系统的示意图。具有上文参考图1a-5所描述的特征的半导体装置中的任一个可并入到大量更大和/或更复杂的系统中的任一个中，所述更大和/或更复杂的系统的代表性实例是图6中示意性展示的系统900。系统900可包含如上文大体上描述的存储器990(例如，sram、dram、快闪和/或其它存储器装置)、电力供应992、驱动器994、处理器996，和/或其它子系统或组件998。上文参考图1a-5描述的半导体装置可包含于图6中所展示的元件中的任一个中。举例来说，存储器990可包含根据上文关于图5所描述的工艺接合的半导体裸片的堆叠。所得系统900可被配置成执行多种多样的合适的计算、处理、存储、感测、成像和/或其它功能中的任一个。相应地，系统900的代表性实例包含(但不限于)计算机和/或其它数据处理器，例如台式计算机、膝上型计算机、网络器具、手持式装置(例如，掌上型计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板电脑、多处理器系统、基于处理器的或可编程的消费型电子装置、网络计算机和微型计算机。系统900的额外代表性实例包含灯、相机、交通工具等。关于这些和其它实例，系统900可容纳于单个单元中或例如经由通信网络分布于多个互连单元上。因此，系统900的组件可包含本地和/或远程存储器存储装置以及多种多样的合适的计算机可读介质中的任一个。
57.根据前述内容，应了解，本文中已出于说明性目的描述本发明技术的特定实施例，但未展示或详细描述众所周知的结构和功能以免不必要地使本发明技术的实施例的描述模糊不清。在以引用的方式并入本文中的任何材料与本公开冲突的情况下，以本公开为准。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目排他的单个项目，否则此列表中的“或”的使用应理解为包含：(a)列表中的任何单个项目，(b)列表中的所有项
目，或(c)列表中的项目的任何组合。此外，如本文中所使用，如“a和/或b”中的词组“和/或”指代仅a、仅b，以及a和b两者。此外，术语“包括”、“包含”、“具有”和“带有”贯穿全文用以意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。
58.根据前述内容，还应了解，可在不背离本公开或本发明技术的情况下作出各种修改。举例来说，所属领域的一般技术人员将理解，本发明技术的各个组件可进一步划分成子组件，或本发明技术的各个组件和功能可组合和集成。此外，在特定实施例的上下文中描述的技术的某些方面还可在其它实施例中组合或消除。此外，尽管已经在本发明技术的某些实施例的上下文中描述了与那些实施例相关联的优点，但其它实施例也可以展现此些优点，且并非所有的实施例都必定展现此些优点以落入本发明技术的范围内。相应地，本公开和相关联的技术可涵盖未明确地在本文中展示或描述的其它实施例。