半导体装置的制作方法

1.本发明涉及半导体装置。


背景技术：

2.具有纳米(nm)级粗细的半导体细线作为下一代纳米器件的结构，面向应用于晶体管、光源等各种半导体装置而受到关注。另外，若采用由半导体细线栅极电极在整个周向上包围而成的gate-all-around(gaa)构造，则由栅极电极包围的部分完全耗尽，因此电流控制性提高，实现相对于时间急剧地导通/截止的切换特性。即，通过gaa结构，能够兼顾良好的导通/截止的切换特性和微细化，因此抑制半导体装置的功耗、发热的增大，带来性能提高。
3.例如，在专利文献1中公开了一种包含多个基本晶体管且安装于设置成网眼状的半导体柱状部的场效应晶体管(field effect transistor；fet、半导体装置)的制造方法。在专利文献1所公开的fet中，公开了在基板上既可以以所谓自下而上的方式形成垂直的半导体柱状部，也可以以所谓自上而下的方式形成垂直的半导体柱状部。为了自下而上地形成，在基板上的柱状部形成区域使半导体柱状部的材料生长。为了自上而下地形成，在基板上的包含柱状部形成区域的大致整个区域形成半导体柱状部的材料，通过蚀刻来去除柱状部形成区域以外的材料。
4.专利文献1：日本特表2014-503998号公报
5.在专利文献1所公开的fet中，多个半导体柱状部所共用的至少上侧、即漏极区域侧的电极由金属等导电材料构成。在以自上而下的方式形成fet的情况下，由于将由导电材料构成的导电层作为掩模进行蚀刻，因此导电层、以及半导体柱状部与导电层的欧姆接触的面积缩小至与柱状部的面积大致相等。其结果是，在小径的半导体柱状部与电极的连接部分，接触电阻提高，半导体装置的性能有可能降低。


技术实现要素：

6.为了解决上述的课题，本发明的一个方式的半导体装置具备由半导体构成的多个柱状部，所述多个柱状部分别具有：源极区域；漏极区域；以及位于所述源极区域与所述漏极区域之间的沟道形成区域，所述半导体装置还具备：栅极电极，其隔着绝缘层设置于所述多个柱状部各自的所述沟道形成区域的侧壁，对所述源极区域与所述漏极区域之间的电流进行控制；第一半导体层，其与所述多个柱状部各自的所述源极区域连接；与所述第一半导体层连接的第一金属层；第二半导体层，其与所述多个柱状部各自的所述漏极区域连接；以及与所述第二半导体层连接的第二金属层。
附图说明
7.图1是第一实施方式的半导体装置的立体图。
8.图2是沿图1所示的c1-c1线的方向观察图1所示的半导体装置的剖视图。
9.图3是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
10.图4是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
11.图5是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
12.图6是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
13.图7是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
14.图8是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
15.图9是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
16.图10是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
17.图11是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
18.图12是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
19.图13是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
20.图14是用于说明图1以及图2所示的半导体装置的制造方法的剖视图。
21.图15是第二实施方式的半导体装置的主要部分的剖视图，是与在图1所示的c1-c1线的方向观察的情况对应的剖视图。
22.图16是用于说明图15所示的半导体装置的制造方法的剖视图。
23.图17是用于说明图15所示的半导体装置的制造方法的剖视图。
24.图18是用于说明图15所示的半导体装置的制造方法的剖视图。
25.图19是用于说明图15所示的半导体装置的制造方法的剖视图。
26.图20是用于说明图15所示的半导体装置的制造方法的剖视图。
27.标号说明
28.10、12：半导体装置；21：半导体；22：柱状部；30：半导体层(第一半导体层)；40：栅极绝缘膜；50：栅极电极；60：金属层；d：漏极区域；r：沟道形成区域；s：源极区域。
具体实施方式
29.[第一实施方式]
[0030]
以下，使用图1～图14对本发明的第一实施方式进行说明。
[0031]
在以下的各图中，为了容易观察各构成要素，有时根据构成要素而改变尺寸的比例尺。
[0032]
(半导体装置的基本结构)
[0033]
图1是第一实施方式的半导体装置的立体图。如图1所示，第一实施方式的半导体装置10例如是fet，是所谓功率器件。半导体装置10主要具备：金属层(第二金属层)12；构成fet的源极区域s的半导体层(第二半导体层)20以及半导体层(半导体)21c；构成fet的漏极区域d的半导体层(半导体)21a以及半导体层(第一半导体层)30；构成fet的漂移区域(沟道形成区域)r的半导体层(半导体)21b；栅极绝缘膜(绝缘层)40；栅极电极50；以及构成fet的接触区域的金属层(第一金属层)60。在图1中，栅极绝缘膜40介于半导体层21b与栅极电极50之间，但在图1中省略。
[0034]
以下，将与金属层12的厚度方向平行且从金属层12的背面12b朝向表面12a的方向设为z方向。将与金属层12的表面12a平行且相互垂直的2个方向设为x方向及y方向。z方向与x方向及y方向垂直。
[0035]
半导体装置10除了上述的各结构以外，虽未图示，但也可以具备例如在z方向上与栅极电极50直接连接的栅极导电层、和设置于栅极导电层的与栅极电极50侧相反的一侧的栅极金属层。另外，半导体装置10也可以具备例如在z方向上与半导体层20直接连接的源极导电层、以及设置于源极导电层的与半导体层20侧相反的一侧的源极金属层。或者，栅极电极50也可以设有键合线，金属层12也可以设有键合线。栅极导电层和源极导电层承担作为接触插塞的作用。栅极金属层作为向栅极电极50的接触端子发挥功能，源极金属层作为向fet的源极区域s的接触端子发挥功能。栅极导电层、源极导电层分别例如由钨(w)形成。栅极金属层、源极金属层分别由例如铜(cu)、铝(al)等金属形成。在栅极电极50设有键合线且金属层12设有键合线的情况下，各个键合线也可以由铜(cu)、铝(al)的金属形成。
[0036]
图2是沿着图1所示的c1-c1线的方向观察半导体装置10的情况下的剖视图。如图1以及图2所示，金属层60承担支撑半导体装置10的主要部件的基材的作用，沿着xy平面延伸，具有规定的厚度。如果是固定的厚度，则金属层具有比半导体层高的强度，因此规定的厚度可以比以往的半导体装置中使用的半导体基板薄。金属层60的表面60a及背面60b是与xy平面大致平行的平坦面。金属层60例如由cu等金属形成。
[0037]
半导体层30层叠于比金属层60的表面60a靠z方向的后方的位置，沿着xy平面延伸，具有规定的厚度。半导体层30的表面30a及底面30b是与xy平面大致平行的平坦面。半导体层30例如由n型半导体形成。n型半导体例如是掺杂有n型杂质的氮化镓(gan)。作为n型杂质，例如可举出硅(si)等。gan能够比其他半导体更高效地转换电力，每单位体积能够输出的电功率比较高。gan的带隙例如比以往的功率器件中经常使用的si大大约3倍。gan的绝缘击穿电场比si大1位数，因此实现了比由si引起的性能极限低大约3位数的导通电阻化。gan的饱和电子速度比si等大，实现了半导体装置10的动作的高速化。
[0038]
半导体层21a、半导体层21b和半导体层21c在z方向上依次层叠，在xy平面内具有彼此相同的形状和大小，构成1个柱状部(柱状部)22。半导体装置10具备多个柱状部22。多个柱状部22分别沿x方向及y方向相互隔开规定的间隔而配置。多个柱状部22分别从构成源极区域s的半导体层20的规定区域的表面20a向z方向突出。多个柱状部22各自的与xy平面交叉的截面例如为圆形。fet的构造由多个柱状部22实现，通过使用gan，实现了半导体装置10的每单位面积的导通电阻的降低。通过每单位面积的导通电阻的降低，能够抑制面积而降低在fet中潜在的寄生电容，在使半导体装置10开关时能够提高开关频率。其结果是，作为半导体装置10的电源的功率密度提高。
[0039]
多个柱状部22各自的xy平面内的最大尺寸例如为0.3μm左右，至少为0.5μm以下。通过多个柱状部22如上所述为小径，形成沟道的区域ch在xy平面上容易到达半导体层21b的大致中心部，能够完全耗尽化。
[0040]
另外，权利要求书中的“半导体”总括地表示构成柱状部22的半导体21，并不意味着半导体层21a、21b、21c由彼此相同种类的半导体构成，而是包含在满足后述的条件等的基础上杂质浓度彼此不同的半导体。
[0041]
半导体层21a配置在柱状部22的最下层，与半导体层30一起构成漏极区域d。多个柱状部22各自的底面22b与半导体层30的表面30a抵接。通过这样配置，半导体层30与多个柱状部22各自的半导体层21a(漏极区域d、或者源极区域和漏极区域中的一者)连接。在第一实施方式中，半导体层21a由n型半导体形成，例如由与半导体层30相同的半导体构成。如
上所述，n型半导体是掺杂有例如si等n型杂质的gan。以下，有时将掺杂有n型杂质的gan记载为n-gan。另外，虽然未图示，但也可以是，半导体层21a包含第一区域和杂质浓度比第一区域低的第二区域，第二区域位于第一区域与半导体层21b之间。在该情况下，第二区域的杂质浓度比第一区域低且比半导体层21b高。第二区域为漂移区域。
[0042]
半导体层21b在z方向上配置于柱状部22的半导体层21a、21c之间的中间层，构成沟道形成区域r。沟道形成区域r形成在源极区域s和漏极区域d之间。另外，沟道形成区域r包含形成沟道的区域ch，是根据与分别形成半导体层21a、21c的半导体21的杂质浓度之差赋予梯度，接受栅极电压而提高电荷的漂移速度的区域。半导体层21b的z方向的尺寸比半导体层21a、21c各自的z方向的尺寸小。
[0043]
半导体层21b例如由未掺杂杂质的半导体形成。未掺杂杂质的半导体例如是gan。以下，有时将未掺杂杂质的gan记载为u-gan(undoped-gan)。此外，半导体层21b只要由杂质浓度比形成半导体层21a的n型半导体低的半导体形成即可，不一定限定于未掺杂杂质的半导体。但是，半导体层21b的杂质浓度越接近半导体层21a的杂质浓度，导通电阻越低，但耐压也越低，导通电阻与耐压处于折衷的关系。半导体层21b的杂质浓度是考虑半导体层21a的杂质浓度及z方向的尺寸与所述折衷的关系而适当设定。另外，为了简化半导体装置10的制造工序，形成半导体层21a、21b、21c的半导体优选为同一种类，在第一实施方式中例如为gan。
[0044]
半导体层21c配置在柱状部22的最上层，构成漏极区域d。半导体层21c在z方向上的尺寸至少大于半导体层21b在z方向上的尺寸，并且小于半导体层21a在z方向上的尺寸。半导体层21c例如由n型半导体形成。n型半导体例如是如上所述掺杂有si等n型杂质的gan。
[0045]
形成半导体层21c的n型半导体的杂质浓度至少比形成半导体层21b的半导体的杂质浓度高，且比形成半导体层21a的半导体的杂质浓度高。以下，有时将n-gan中杂质浓度相对较高的记载为n
+-gan，将杂质浓度相对较低的记载为n-‑
gan。由于半导体层21a的z方向的尺寸比半导体层21c大且形成半导体层21a的半导体的杂质浓度比形成半导体层21c的半导体的杂质浓度低，所以确保fet的耗尽层宽，确保半导体装置10的耐压。另外，确保耐压，将半导体层21b的z方向的尺寸抑制得比半导体层21a、21c小，通过使用gan作为半导体21，良好地降低半导体装置10的导通电阻。半导体层21a中的第一区域的杂质浓度、第二区域的杂质浓度均比半导体层21c的杂质浓度低。
[0046]
半导体层20与半导体层21c一起构成源极区域s。半导体层20沿着xy平面延伸，将多个柱状部22各自的半导体层21c彼此沿着xy平面连结起来。半导体层20的底面20b与多个柱状部22的表面22a抵接。通过如此配置，半导体层20与多个柱状部22各自的半导体层21c(源极区域s、或者源极区域及漏极区域中的另一者)连接。在第一实施方式中，半导体层20由与半导体层30、21a、21b、21c相同的半导体构成，例如由n型半导体形成。即，在第一实施方式的半导体装置10中，半导体层20、21c、30由n
+-gan形成，半导体层21a由n-‑
gan形成，半导体层21b由u-gan形成。
[0047]
金属层12为了形成接触区域而层叠于半导体层20的表面20a，并与半导体层20连接。金属层12起到以与金属层60在z方向上对置的配置来支撑半导体装置10的主要构件的基材的作用，具有规定的厚度。金属层12的表面12a及背面12b是与xy平面大致平行的平坦面。金属层12例如由铝(al)、cu等金属形成。
[0048]
栅极电极50至少隔着栅极绝缘膜40设置于沟道形成区域r的半导体层21b的侧壁21r。栅极电极50在z方向上的尺寸大于半导体层21b在z方向上的尺寸。在z方向上观察时，栅极电极50与漏极区域d的半导体层21a的靠沟道形成区域r侧的端部和源极区域s的半导体层21c的靠沟道形成区域r侧的端部重叠。在从z方向观察到的俯视图中，栅极电极50包围各柱状部22的周围而设置。即，在从z方向观察到的俯视图中，栅极电极50包围沟道形成区域r的周围而设置。
[0049]
栅极电极50例如含有多晶硅(poly-si)，由掺杂有硼(b)的poly-si形成。掺杂有b的poly-si在能够构成栅极电极的材料中也具有高功函数。通过设为足够高的功函数，能够使半导体装置10的阈值电压为正(即，normally off)。
[0050]
栅极绝缘膜40设置于栅极电极50的侧壁50c以及表面50a。即，在xy平面中，栅极绝缘膜40介于栅极电极50与半导体层21b之间。栅极绝缘膜40例如由氧化硅(sio2)形成。
[0051]
在栅极绝缘膜40的表面40a，在z方向上依次层叠有绝缘层46和掩模绝缘膜44。掩模绝缘膜44的表面44a在z方向上与多个柱状部22各自的表面22a重叠，形成为与半导体层21c的表面21a大致共面。绝缘层46的z方向上的尺寸比掩模绝缘膜44的z方向上的尺寸大。绝缘层46例如由以sio2为主要成分的玻璃、或者sio2等形成。掩模绝缘膜44例如由sio2形成。
[0052]
在栅极电极50与半导体层30之间，沿着z方向设置有绝缘层42。绝缘层42的底面42b在z方向上与多个柱状部22各自的底面22b重叠，形成为与半导体层21a的底面21b大致共面。在xy平面上彼此相邻的柱状部22彼此被绝缘层42、栅极绝缘膜40、掩模绝缘膜44以及绝缘层46隔开。绝缘层42例如由以sio2为主要成分的玻璃、或者sio2等形成。
[0053]
在xy平面内形成有多个柱状部22的区域以外的区域中，例如在金属层12、60、漏极区域d的半导体层30、源极区域s的半导体层20等之间，遍及z方向设置有层间绝缘层200。
[0054]
在上述的半导体装置10中，半导体层21b的杂质浓度被设定为比半导体层21a、21c的杂质浓度低，在未向栅极电极50供给阈值以上的电压的情况下，在漏极区域d与源极区域s之间没有电流流过。当向栅极电极50供给阈值以上的电压时，在隔着栅极绝缘膜40与栅极电极50相邻的沟道形成区域r的半导体层21b中形成沟道的区域ch。形成源极区域s的半导体层21c的n
+-gan的电子和形成漏极区域d的半导体层21a的n-‑
gan的电子被强烈吸引到区域ch，区域ch成为电子的流路，在漏极区域d与源极区域s之间流过电流。通过向栅极电极50供给的电压，来控制形成于沟道形成区域r的沟道的区域ch的大小，在漏极区域d与源极区域s之间流动的电流值变化。即，通过栅极电极50来控制漏极区域d与源极区域s之间的电流。
[0055]
接下来，对第一实施方式的半导体装置10的制造方法进行说明。图3至图14是表示半导体装置10的制造方法的各工序的剖视图。
[0056]
如图3所示，首先，在gan结晶生长用的基板110的表面110a上，通过例如mocvd法(metal organic chemical vapor deposition：有机金属化学气相沉积法)或分子束外延法(molecular beam epitaxy；mbe)使n
+-gan结晶生长，形成半导体层20。基板110例如能够使用蓝宝石基板。
[0057]
接着，在半导体层20的表面20b，例如通过化学气相沉积(chemical vapor deposition；cvd)法或物理气相沉积(physical vapor deposition；pvd)法形成sio2膜，形
成掩模绝缘膜44。接着，例如通过光刻法以及蚀刻法，仅除去在半导体层20的表面20b上层叠于形成多个柱状部22的区域的掩模绝缘膜44，使该区域的半导体层20的表面20b露出。
[0058]
接着，在上述工序中露出的半导体层20的表面20b，例如通过mbe使n
+-gan结晶生长至z方向的规定高度，形成半导体层21c。接着，使半导体层21c的表面与xy平面平行地平坦化，在该表面例如通过mbe使u-gan结晶生长至z方向的规定高度，形成半导体层21b。进而，使半导体层21b的表面平坦化，例如通过mbe使n-‑
gan在该表面上结晶生长至z方向上的规定高度，从而形成半导体层21a。或者，也可以通过使掺杂剂浓度、例如si的浓度可变来连续地形成21c、21b、21a。即，在半导体装置10的制造方法中，构成柱状部22的半导体21从之后成为源极区域s的半导体层20沿z方向自下而上地形成。
[0059]
半导体层21a的表面可以相对于xy平面具有凹凸，也可以在图3所示的阶段不平坦化。另外，如果通过mbe或mocvd使半导体层21c、21b、21a分别生长，则有时各最表面成为锥状。因此，优选以半导体层21c、21b、21a各自的z方向的最小尺寸成为图2所示的柱状部22各自的半导体层21a、21b、21c的z方向的尺寸以上的方式，使半导体层21c、21b、21a各自在z方向上以足够的高度生长。
[0060]
接着，例如通过旋涂法，以覆盖掩模绝缘膜44的表面即之后的底面44a、以及由半导体层21c、21b、21a构成的柱状体25的方式涂敷sog(spin-on-glass：旋涂玻璃)液并进行处理，如图4所示，形成由sio2等构成的绝缘层46。由此，半导体层21b的侧壁21r、半导体层21c、21a各自的侧壁以及半导体层21a的表面与绝缘层46相接。绝缘层46的表面46b位于比柱状体25的z方向的前端更靠上方、即z方向的前方。
[0061]
接着，如图5所示，对绝缘层46进行回蚀，直到表面46b到达比柱状体25的半导体层21b的底面21t即之后的表面在z方向上适度低的位置。
[0062]
接着，例如通过原子层沉积(atomic layer deposition；ald)法，以涂覆绝缘层46的表面46b和露出的柱状体25的侧壁及表面的方式将sio2沉积成膜状，如图6所示形成栅极绝缘膜40。
[0063]
接着，在从层叠于绝缘层46的栅极绝缘膜40的表面即之后的底面40b到覆盖柱状体25的栅极绝缘膜40的全覆盖位置，在z方向上堆积b掺杂的poly-si，如图7所示形成栅极电极50的前体层(前駆層)52。b掺杂也可以在poly-si中注入硼离子而使其热扩散。接着，如图8所示，对前体层52进行回蚀，直到表面52b到达比柱状体25的半导体层21b的表面即之后的底面21p在z方向上适度高的位置，从而形成栅极电极50。
[0064]
接着，通过使用例如药液等的湿式蚀刻，如图9所示，去除比栅极电极50的表面即之后的底面50b向z方向露出的栅极绝缘膜40。通过本工序，保留了包围栅极电极50的侧壁50c以及表面50b的栅极绝缘膜40。
[0065]
接着，以覆盖比栅极电极50的表面向z方向突出并且露出的柱状体25的方式涂布sog液进行处理，如图10所示形成绝缘层42。接着，如图11所示，通过cmp(chemical mechanical polishing：化学机械抛光)法、或回蚀法、或氢氨混合气氛蚀刻法等对绝缘层42进行平坦化，直至绝缘层42的表面即之后的底面42b到达半导体层21a的具有凹凸的表面的最靠z方向的后侧、且比半导体层21b在z方向上适度靠前侧即比半导体层21b高的位置。在本工序中，绝缘层42的底面42b与多个柱状部22各自之后的底面22b形成为共面，并且确保绝缘层42及半导体层21a的z方向的厚度(规定的厚度)。
[0066]
接着，如图12所示，在由多个柱状部22各自的底面22b及绝缘层42的底面42b构成的整个平坦面上，例如通过mbe使n
+-gan结晶生长至z方向的规定高度，形成半导体层30。
[0067]
接着，如图13所示，在xy平面内形成有多个柱状部22的区域中，在半导体层30的表面、即之后的底面30b涂敷省略图示的粘接剂，来粘接金属层60。作为粘接剂，例如使用紫外线固化树脂、热固化树脂等，但只要能够将金属层60良好地粘接于半导体层30的底面30b，就没有特别限定。例如，也可以代替粘接剂而堆积粘接用的金属。
[0068]
虽未图示，但在xy平面内形成有多个柱状部22的区域以外的区域中，例如通过光刻以及干式蚀刻法除去配置与栅极电极50接触的导电层71的区域的比栅极电极50靠z方向的层间绝缘层，形成接触孔。另外，例如通过光刻以及cnt蚀刻法除去配置与源极区域s的半导体层20接触的导电层73的区域的比半导体层20靠z方向的层间绝缘层，形成接触孔。接着，例如通过cvd法使钨(w)堆积在各个接触孔内以及比接触孔靠z方向的位置，由此形成栅极导电层、源极导电层。之后，对栅极导电层、源极导电层进行回蚀，直到栅极导电层71、源极导电层的表面与半导体层20的表面20a共面。在栅极导电层、源极导电层的表面使用粘接剂来粘接栅极金属层、源极金属层。
[0069]
接着，从直到前面工序制造出的基板110、半导体层20、21c、21b、21a、掩模绝缘膜44、绝缘层46、栅极绝缘膜40、栅极电极50、绝缘层42、半导体层30以及金属层60的层叠构造体130除去基板110。具体而言，如图14所示，使层叠构造体130在z方向上反转，例如进行激光剥离(laser lift off；llo)工艺。在llo工艺中，从比基板110靠z方向的后方照射来自未图示的高功率激光光源的激光hl，从半导体层20剥离基板110。在基板110为蓝宝石基板的情况下，高功率激光光源优选氟化氪(krf)准分子激光。在使用krf准分子激光的情况下，激光hl的中心波长为约248nm。
[0070]
接着，在基板110被剥离而露出的半导体层20的表面20a涂敷省略图示的粘接剂，来粘接金属层12。作为粘接剂，例如使用紫外线固化树脂、热固化树脂等，但只要能够将金属层12良好地粘接于半导体层20的表面20a，就没有特别限定。例如，也可以代替粘接剂而堆积粘接用的金属。此外，也可以在xy平面内形成有多个柱状部22的区域以外的区域，例如形成与栅极电极50接触的键合线。另外，也可以在金属层12上形成键合线。
[0071]
通过进行上述的工序，制造出图2所示的半导体装置10的主要构造。虽然未图示，但进行根据需要的后处理，完成半导体装置10。
[0072]
(作用效果)
[0073]
以上说明的第一实施方式的半导体装置10具备由半导体21构成的多个柱状部22。多个柱状部22分别具有源极区域s、漏极区域d、沟道形成区域r、栅极电极50、半导体层30以及金属层60。沟道形成区域r包含形成于源极区域s与漏极区域d之间的沟道的区域(沟道区域)ch。栅极电极50隔着栅极绝缘膜40设置于形成沟道形成区域r的半导体层21b的侧壁21r。半导体层30与多个柱状部22各自的漏极区域d连接。金属层60在z方向上与半导体层30连接。
[0074]
在第一实施方式的半导体装置10中，由多个柱状部22和隔着栅极绝缘膜40与沟道形成区域r相邻的栅极电极50形成晶体管的基本构造。多个柱状部22各自的z方向上的尺寸比x方向及y方向上的尺寸大，多个柱状部22分别形成为柱状。因此，能够提高xy平面的固定面积中的柱状部22的集中率，另一方面，考虑到形成漏极区域d的半导体层21a和与半导体
si形成半导体装置10的栅极电极50，能够提高作为功率器件的适应性。
[0082]
另外，在第一实施方式的半导体装置10中，源极区域s及漏极区域d的半导体21是n型半导体。由此，在第一实施方式的半导体装置10中，在柱状部22中存在大量作为载流子的电子，在对栅极电极50施加了阈值以上的电压时，电流高效地流动，与使用p型半导体的结构相比，能够降低作为半导体装置10的导通电阻。在将半导体装置10应用于例如逆变器的情况下，由于如前文所述导通电阻较低，因此能够降低将输出作为动力而返回使用时的损耗，从而较为有用。
[0083]
第一实施方式的半导体装置10具备gaa型fet，该gaa型fet具有：柱状部22，其具有由n-gan形成的源极区域s及漏极区域d和由u-gan形成的沟道形成区域r；以及栅极电极，其隔着栅极绝缘膜与沟道形成区域r相邻。柱状部22的沟道的区域ch由u-gan形成，相对于与z方向平行的轴心在xy平面中具有0.5μm以下的较小直径，由此不使用p-gan就能够将沟道形成区域r的u-gan完全耗尽化。另外，p-gan的电子迁移率、活化率比n-gan低，p-gan的电阻比n-gan高，但如上所述，在半导体装置10中不使用p-gan。另外，通过使用u-gan，沟道形成区域r中的杂质散射小，电子的迁移率高。由此，能够降低半导体装置10的导通电阻，实现高效率化。另外，在半导体装置10中的gaa型fet中，表示导通/截止特性的上升的急剧度的次临界摆幅(sub-threshold swing；ss)值低，即上升的特性良好，容易导出大电流。在半导体装置10中的gaa型fet中，能够通过向栅极电极供给的电压值高精度地控制耗尽层的扩展，并且能够缩短沟道的区域ch的z方向上的长度、即沟道长度。进而，在半导体装置10中的gaa型fet中，不使用p-gan，没有pn结，因此导通/截止特性在切换时的恢复快。由此，能够实现半导体装置10的高开关频率化。因此，第一实施方式的半导体装置10适合于要求导通电阻的降低和开关的高速化的功率器件。
[0084]
在第一实施方式的半导体装置10中，多个柱状部22分别相对于z方向在xy平面中具有小径，能够在xy平面内相互隔开间隔而高密度地配置，因此当沿着z方向观察时，能够使在每单位面积内形成沟道的区域ch的总长比以往的半导体装置那样相对于xy平面的一个方向平行地形成沟道的区域的构造压倒性地增长。由此，能够降低导通电阻，作为功率器件实现低损耗化。
[0085]
第一实施方式的半导体装置10具有实现柱状部22中的完全无缺陷的可能性，通过使用了llo工艺的制造方法，能够不使用价格昂贵的gan基板地进行制造。另外，通过在承担基板的作用的金属层12、60与多个柱状部22各自之间设置半导体层20、30，半导体装置10能够实现超过由金属层12、60引起的电阻极限的低导通电阻。另外，能够使用形成金属层12、60的金属基板来代替以往的gan基板、si基板等，因此能够提高半导体装置10的散热特性。
[0086]
[第二实施方式]
[0087]
接着，使用图15至图20对本发明的第二实施方式的半导体装置进行说明。在第二实施方式中，对与第一实施方式共同的结构标注与第一实施方式的该结构相同的标号，并省略其说明。以下，对第二实施方式的半导体装置中与第一实施方式的半导体装置10不同的结构进行说明。
[0088]
图15是第二实施方式的半导体装置11的剖视图，是与沿图1所示的c1-c1线的方向观察的情况对应的剖视图。如图15所示，在第二实施方式的半导体装置11中，半导体层30具备包含第一层31和第二层32的2层构造。第一层31沿着xy平面延伸，在半导体层30中配置于
z方向的后侧、即半导体层30的下部。第一层31的底面31b与金属层60的表面60a抵接。第二层32在z方向上设置于第一层31与多个柱状部22各自之间，沿着xy平面延伸，在半导体层30中配置于z方向的前侧、即半导体层30的上部。第二层32的表面32a与多个柱状部22的底面22b抵接。第二层32的底面32b与第一层的表面31a抵接。
[0089]
第一层31由n型半导体形成，例如由n
+-gan形成。另一方面，第二层32由杂质浓度比形成第一层31的n型半导体低的n型半导体形成。第二层32例如由与构成多个柱状部22的漏极区域d的半导体层21a同样的n型半导体形成，具体而言，由n-‑
gan形成。
[0090]
在z方向上，在绝缘层42与半导体层30的第二层32之间设置有半导体层70。半导体层70具有至少与形成半导体层21a的半导体21不同的导电性。半导体层70例如由p型半导体形成。作为p型半导体例如可以列举掺杂有p型杂质的gan。作为p型杂质例如可以列举镁(mg)和锌(zn)。以下，有时将掺杂有p型杂质的gan记载为p-gan。另外，有时将p-gan中杂质浓度相对较高的记载为p
+-gan，将杂质浓度相对较低的记载为p-‑
gan。关于杂质浓度的高低，与半导体的导电性无关。
[0091]
在第二实施方式的半导体装置11中，通过在半导体装置10的fet的基本结构中追加半导体层70，从而构成超级结(super junction；sj)构造。构成多个柱状部22的漏极区域d的半导体层21a在xy平面内与半导体层70相邻。即，在xy平面内，由n-‑
gan形成的半导体层21a和由p
+-gan形成的半导体层70交替地相互邻接配置。
[0092]
在xy平面中未形成多个柱状部22的区域的半导体层70上，设置有在z方向上与金属层12连接的导电层77。即，半导体层70与作为源极电极的金属层12通过导电层77连接。导电层77沿着z方向贯通绝缘层42、栅极绝缘膜40、绝缘层46、掩模绝缘膜44以及半导体层20。
[0093]
此外，在第二实施方式的半导体装置11中，设置有从z方向的后方与栅极电极50连接的导电层75。导电层75沿着z方向贯通在xy平面中未形成多个柱状部22的区域的栅极电极50上层叠的栅极绝缘膜40、绝缘层46。
[0094]
上述的半导体装置11的基本动作与第一实施方式的半导体装置10相同。但是，在半导体装置11中，通过如上述那样使半导体层70在xy平面中介于半导体层21a彼此之间而形成sj构造。在半导体装置10中，耗尽层从沟道形成区域r的半导体层21b与漏极区域d的半导体层21a的界面向xy平面内扩展而朝向半导体层20形成，电场强度在半导体层21b、21a的界面处局部最高。另一方面，在半导体装置11中，耗尽层em从半导体层21b、21a的界面向由p
+-gan形成的半导体层70的两侧分开而朝向半导体层30形成。因此，在半导体装置11中，杂质浓度之差较大的界面比半导体装置10扩张，因此电场强度比半导体装置10的电场强度的最大值低，从半导体层21b、21a的界面到半导体层21a、30的界面大致固定。通常，为了在半导体装置中不引起击穿，耐压被设定为不超过由半导体的材料决定的电场强度的最大值。另外，在将横轴设为z方向的位置、将纵轴设为电场强度时，半导体装置的耐压由电场强度的分布面积决定。在半导体装置11中，能够以与半导体装置10同等程度的电场强度的分布面积来降低电场强度的最大值。在半导体装置11中，能够与降低了电场强度的最大值的量相应地提高载流子浓度，作为结果，能够将导通电阻抑制得较低。
[0095]
(半导体装置的制造方法)
[0096]
接下来，对第二实施方式的半导体装置11的制造方法进行说明。图16至图20是表示半导体装置10的制造方法的各工序的剖视图。
[0097]
首先，作为第一实施方式的半导体装置10的制造方法，同样地进行参照图3至图9说明的各工序。之后，例如通过光刻以及蚀刻法，在xy平面上未形成多个柱状部22的区域的栅极电极50形成贯通孔54。贯通孔54在z方向上仅贯通栅极电极50，使栅极绝缘膜40的表面即之后的底面40b露出。
[0098]
接着，虽未图示，但以填埋贯通孔54且覆盖比栅极电极50的表面向z方向突出并且露出的柱状体25的方式，涂布sog液并进行处理，形成绝缘层42。接着，如图16所示，对绝缘层42进行回蚀，直到绝缘层42的表面即之后的底面42b到达比栅极电极50的表面即之后的底面50b适度地更靠z方向的后侧、即比栅极电极50适度地更高的位置。此时，使绝缘层42的底面42b为平坦面。
[0099]
接着，如图17所示，例如通过有机金属化学气相沉积法(metal organic cvd；mocvd)，以覆盖从绝缘层42的底面42b向z方向突出并且露出的柱状体25的方式堆积p
+-gan，形成半导体层70。
[0100]
接着，通过使用例如磷酸等的热蚀刻法，去除半导体层70的z方向的前部。如图18所示，使半导体层70的表面即之后的底面70b与半导体层21a的具有凹凸的表面的最靠z方向的后侧、且在z方向上比半导体层21b适度靠前侧、即比半导体层21b高的位置对齐。半导体层70的底面70b在z方向上与多个柱状部22各自的底面22b一致，与底面22b共面。
[0101]
接着，在由多个柱状部22各自的底面22b及半导体层70的底面70b构成的整个平坦面上，例如通过mbe使n-‑
gan结晶生长至z方向的规定高度，形成半导体层30的第二层32。接着，在第二层32的表面即之后的底面32b，例如通过mbe使n
+-gan结晶生长至z方向的规定高度，形成半导体层30的第一层31。接着，在半导体层30的第一层31的表面、即之后的底面31b堆积省略图示的粘接用的金属层，进而粘接金属层60。
[0102]
接着，与第一实施方式的半导体装置10的制造方法同样地，从直到前面工序制造出的基板110、半导体层20、21c、21b、21a、掩模绝缘膜44、绝缘层46、栅极绝缘膜40、栅极电极50、绝缘层42、半导体层70、30以及金属层60的层叠构造体132去除基板110。具体而言，如图19所示，使层叠结构体132在z方向上反转，例如进行llo工艺。在llo工艺中，从比基板110靠z方向的后方照射来自未图示的高功率激光光源的激光hl，从半导体层20剥离基板110。
[0103]
接着，在xy平面中贯通孔54所包含的区域中，如图20所示，形成从剥离基板110而露出的半导体层20的表面20a起在z方向上到达半导体层70的表面70a的贯通孔56。贯通孔56例如能够通过干式蚀刻法形成。接着，例如通过cvd法，在贯通孔56内以及比贯通孔56靠z方向的位置堆积钨(w)，形成导电层77。然后，对导电层77进行回蚀，直到导电层77的表面与半导体层20的表面20a共面。
[0104]
虽未图示，但在xy平面内形成有多个柱状部22的区域以外的区域中，例如通过干式蚀刻法除去配置与栅极电极50接触的导电层75的区域的比栅极电极50靠z方向的层间绝缘层，形成接触孔。接着，例如通过cvd法使钨(w)堆积在接触孔内以及比接触孔靠z方向的位置，形成导电层75。
[0105]
在xy平面上形成有多个柱状部22的区域的半导体层20的表面20a及导电层77的表面77a涂布粘接剂，来粘接金属层12。
[0106]
通过进行上述的工序，制造出图15所示的半导体装置11的主要构造。虽然未图示，但进行根据需要的后处理，完成半导体装置11。
[0107]
(作用效果)
[0108]
以上说明的第二实施方式的半导体装置11具备与第一实施方式的半导体装置10同样的结构，因此起到与半导体装置10同样的作用效果。根据第二实施方式的半导体装置11，能够抑制在xy平面上小径的多个柱状部22与金属层12、60各自的连接中的接触电阻的增大，防止性能的降低，使其良好地动作。
[0109]
在第二实施方式的半导体装置11中，形成漏极区域d的半导体层30包含第一层31、及在z方向上设置在第一层31与多个柱状部22各自之间的第二层32。第二层32的杂质浓度低于第一层31的杂质浓度。由此，对于由n-‑
gan构成的半导体层21a，代替绝缘层42而以在xy平面上与该半导体层21a邻接的方式设置由p
+-gan构成的半导体层70，即使在半导体装置11中构成了sj构造的情况下，也能够防止在由多个柱状部22以及sj构造构成的半导体装置11的fet中发生击穿。
[0110]
在第二实施方式的半导体装置11中，与第一实施方式的半导体装置10同样地，多个柱状部22分别在xy平面中具有小径，具有微细构造，所以能够使多个柱状部22分别相互独立，如上述那样容易地构成使用了p
+-gan的sj构造。
[0111]
以上，对本发明的优选的实施方式进行了详述，但本发明并不限定于该特定的实施方式，在权利要求书所记载的本发明的主旨的范围内，能够进行各种变形、变更。另外，多个实施方式的构成要素能够适当组合。
[0112]
例如，在本发明的半导体装置中，根据柱状部22的结构、晶体管的各构成要素的配置等，在xy平面上延伸的第一半导体层也可以仅与多个柱状部22各自的源极区域s连接。即，第一半导体层与多个柱状部22各自的源极区域s及漏极区域d中的至少一者连接。
[0113]
另外，本发明的半导体装置如在上述的各实施方式中说明的那样能够应用于逆变器等功率器件，但本发明的半导体装置的用途并不限定于功率器件。例如，本发明的半导体装置也可以搭载于汽车等车辆、飞机等移动体，能够应用于所有种类的半导体器件、开关器件。在本发明的半导体装置中，在不妨碍多个柱状部22作为fet的动作的范围内，能够根据半导体装置的用途来变更各构成要素的材质。
[0114]
例如，在本发明的半导体装置中，形成多个柱状部各自的源极区域s、漏极区域d以及沟道形成区域r的半导体不限于n-gan，也不限于gan。如果在本发明的半导体装置的用途中被允许，则柱状部的半导体也可以是si、砷化鎵(gaas)、碳化硅(sic)等。此外，柱状部的半导体优选通过改变杂质浓度来发挥与fet的各区域对应的电特性。
[0115]
例如，在将本发明的半导体装置用于逆变器等功率器件的情况下，与形成多个柱状部各自的半导体为n-gan相应地，栅极电极优选由掺杂了br的poly-si形成。然而，如果构成本发明的半导体装置的fet的半导体为sic，且在半导体装置的用途中被允许，则栅极电极也可以由例如al、w、或者含有这些金属的导电材料形成。
[0116]
本发明的方式的半导体装置也可以具有以下的结构。
[0117]
本发明的一个方式的半导体装置具备由半导体构成的多个柱状部。多个柱状部分别具有源极区域、漏极区域、以及包含形成于源极区域与漏极区域之间的沟道的沟道形成区域。本发明的一个方式的半导体装置还具备：栅极电极，其隔着绝缘层设置于沟道形成区域的侧壁；第一半导体层，其与多个柱状部各自的源极区域和漏极区域中的一者连接；以及第一金属层，其与第一半导体层连接。
[0118]
在本发明的一个方式的半导体装置中，也可以是，具备：第二半导体层，其与多个柱状部各自的源极区域和漏极区域中的另一者连接；以及第二金属层，其与第二半导体层连接。
[0119]
在本发明的一个方式的半导体装置中，也可以是，第一半导体层的杂质浓度高于沟道形成区域的半导体的杂质浓度。
[0120]
在本发明的一个方式的半导体装置中，栅极电极也可以由多晶硅构成。在本发明的一个方式的半导体装置中，也可以是，在栅极电极中掺杂有硼。
[0121]
在本发明的一个方式的半导体装置中，源极区域以及漏极区域的半导体也可以是n型半导体。
[0122]
在本发明的一个方式的半导体装置中，也可以是，第一半导体层包含：第一层；以及第二层，其设置在第一层与多个柱状部各自之间。在这种情况下，第二层的杂质浓度低于第一层的杂质浓度。