具有至无源器件的低寄生连接的半导体封装的制作方法

具有至无源器件的低寄生连接的半导体封装


背景技术：

1.功率模块用于诸如汽车和工业应用的许多应用中。功率模块可以包括额定为控制大电压和/或电 流的功率器件以及被配置为控制功率器件的驱动器器件，所述功率器件例如是mosfet(金属氧化 物半导体场效应晶体管)、igbt(绝缘栅双极晶体管)、二极管等。功率模块还可以包括无源电子元 件，例如电感器、电容器等，其增强了性能，例如功率效率、开关速度等。希望提供具有高性能(例 如高峰值效率和高负载效率)的功率模块，同时保持较小的面积占用并具有鲁棒的电互连。


技术实现要素：

2.公开了一种半导体组件。根据实施例，半导体组件包括：半导体封装，该半导体封装包括嵌入 封装主体内的第一和第二晶体管管芯，第一和第二晶体管管芯横向并排布置在封装主体内，使得第 一晶体管管芯的第一负载端子面向封装主体的上表面并且使得第二晶体管管芯的第二负载端子面向 封装主体的上表面；以及分立电容器，其安装在半导体封装上，使得分立电容器的第一端子直接位 于第一晶体管管芯的第一负载端子之上并且电连接到第一晶体管管芯的第一负载端子，并且使得分 立电容器的第二端子直接位于第二晶体管管芯的第二负载端子之上并且与第二晶体管管芯的第二负 载端子电连接。
3.单独地或组合地，第一晶体管管芯和第二晶体管管芯均是垂直器件，并且其中第一晶体管管芯 的垂直取向与第二晶体管管芯相反。
4.单独地或组合地，半导体封装还包括设置在封装主体的上表面上的第一结构化金属化层，其中 第一结构化金属化层包括直接位于第一晶体管管芯的第一负载端子之上并且电连接到该第一负载端 子的第一接合焊盘，以及直接位于第二晶体管管芯的第二负载端子之上并且电连接到该第二负载端 子的第二接合焊盘。
5.单独地或组合地，分立电容器的第一端子粘性地、导电地连接到第一接合焊盘，并且其中分立 电容器的第二端子粘性地、导电地连接到第二接合焊盘。
6.单独地或组合地，半导体封装还包括设置在封装主体的与封装主体的上表面相对的下表面上的 第二结构化金属化层，其中第二结构化金属化层包括通过第一通孔电连接到第一接合焊盘的第三接 合焊盘以及通过第二通孔电连接到第二接合焊盘的第四接合焊盘，并且其中第一和第二晶体管管芯 都横向位于第一和第二通孔之间。
7.单独地或组合地，半导体组件还包括：载体，该载体包括电绝缘衬底；以及安装在载体上的多 个半导体封装，其中来自多个半导体封装中的每个半导体封装的第一接合焊盘通过第一金属互连结 构彼此电连接，并且其中来自多个半导体封装中的每个半导体封装的第二接合焊盘通过第二金属互 连结构彼此电连接。
8.单独地或组合地，第一金属互连结构和第二金属互连结构中的一个或两者是完全设置在多个半 导体封装上方的金属条。
9.单独地或组合地，第一金属互连结构和第二金属互连结构中的一个或两者是连接在半导体封装 和载体之间的金属夹。
10.根据另一个实施例，半导体组件包括：半导体封装，该半导体封装包括单片集成到封装主体中 的功率转换器电路，功率转换器电路包括第一负载端子和第二负载端子，第一负载端子和第二负载 端子均面向封装主体的上表面；以及分立电容器，其安装在半导体封装上，使得分立电容器的第一 端子直接位于第一负载端子之上并电连接到第一负载端子，并且使得分立电容器的第二端子直接位 于第二负载端子之上并与第二负载端子电连接。
11.单独地或组合地，功率转换器电路包括嵌入封装主体内的第一和第二晶体管管芯，其中第一和 第二晶体管管芯均被配置为分立的功率mosfet，其中第一负载端子对应于第一晶体管管芯的漏极 端子，并且其中第二负载端子对应于第二晶体管管芯的源极端子。
12.单独地或组合地，功率转换器电路被配置为半桥电路，其中第一晶体管管芯是半桥电路的高侧 开关，并且其中第二晶体管管芯是半桥电路的低侧开关。
13.单独地或组合地，分立电容器的第一端子是金属接触部或引线，其粘性地、导电地附接到第一 负载端子，并且其中分立电容器的第二端子是金属接触部或引线，其粘合地、导电地附接到第二负 载端子。
14.公开了一种组装半导体器件的方法。根据实施例，该方法包括提供半导体封装，该半导体封装 包括嵌入在封装主体内的第一和第二晶体管管芯，第一和第二晶体管管芯横向并排布置在封装主体 内，使得第一晶体管管芯的第一负载端子面向封装主体的上表面，并且使得第二晶体管管芯的第二 负载端子面向封装主体的上表面；以及将分立电容器安装在半导体封装上，使得分立电容器的第一 端子直接位于第一晶体管管芯的第一负载端子之上并且电连接到第一晶体管管芯的第一负载端子， 并且使得分立电容器的第二端子直接位于第二晶体管管芯的第二负载端子之上并且与第二晶体管管 芯的第二负载端子电连接。
15.单独地或组合地，半导体封装包括设置在半导体封装的上表面上的第一接合焊盘和第二接合焊 盘，其中第一接合焊盘直接位于第一晶体管管芯的第一负载端子之上并且电连接到第一晶体管管芯 的第一负载端子，其中第二接合焊盘直接位于第二晶体管管芯的第二负载端子之上并且电连接到第 二晶体管管芯的第二负载端子，其中安装分立电容器包括将分立电容器的第一端子直接附接到第一 接合焊盘以及将分立电容器的第二端子直接附接到第二接合焊盘。
16.单独地或组合地，将分立电容器的第一端子直接附接到第一接合焊盘包括将分立电容器的第一 端子焊接到第一接合焊盘，并且其中将分立电容器的第二端子直接附接到第二接合焊盘包括将分立 电容器的第二端子焊接到第二接合焊盘。
17.单独地或组合地，该方法还包括：提供包括电绝缘衬底的电路载体；将多个半导体封装安装在 电路载体上；提供第一和第二金属互连结构；使用第一金属互连结构将半导体封装的第一接合焊盘 彼此电连接；使用第二金属互连结构将半导体封装的第二接合焊盘彼此电连接；以及将分立电容器 中的一个分立电容器安装在多个半导体封装中的每个半导体封装上。
18.单独地或组合地，提供第一和第二金属互连结构包括提供第一和第二细长金属条，其中电连接 半导体封装的第一接合焊盘包括将第一金属条布置在来自多个半导体封装中的每个半导体封装的第 一接合焊盘之上，并且其中电连接半导体封装的第二接合焊盘包括将第二金属条布置在来自多个半 导体封装中的每个半导体封装的第二接合焊盘之
上。
19.单独地或组合地，提供第一和第二金属互连结构包括提供第一和第二金属夹，其中电连接半导 体封装的第一接合焊盘包括使用第一金属夹中的一个第一金属夹将来自多个半导体封装中的每个半 导体封装的第一接合焊盘电连接到载体，并且其中电连接半导体封装的第二接合焊盘包括使用第二 金属夹中的一个第二金属夹将来自多个半导体封装中的每个半导体封装的第二接合焊盘电连接到载 体。
20.单独地或组合地，对于多个半导体封装中的每个半导体封装，分立电容器安装在第一和第二金 属夹的顶部。
21.单独地或组合地，提供第一和第二金属夹包括提供夹框架，该夹框架包括由第一和第二金属夹 组成的组，每组附接到外围结构，其中电连接半导体封装的第一接合焊盘以及电连接半导体封装的 第二接合焊盘包括将夹框架布置在多个半导体封装之上，并且其中该方法还包括将第一金属夹和第 二金属夹与外围结构分开。
附图说明
22.附图的元件不必相对于彼此按比例。类似的附图标记表示相应的相似部分。各种图示实施例的 特征可以组合，除非它们相互排斥。实施例在附图中被描绘并且在下面的描述中被详细描述。
23.图1a和图1b示出了根据实施例的具有半导体封装和无源器件的半导体组件的截面图。
24.图2示出了根据实施例的具有半导体封装和无源器件的半导体组件的截面图。
25.图3示出了根据实施例的包括多个半导体封装和连接在半导体封装之间的金属互连结构的半导 体组件的平面图。
26.图4a和图4b示出了根据实施例的具有半导体封装、无源器件和金属夹的半导体组件的截面 图。
27.图5a和图5b示出了根据实施例的具有半导体封装、无源器件和金属夹的半导体组件的平面 图。
28.图6示出了根据实施例的用于提供多个金属夹的夹框架。
29.图7a-7d示出了根据实施例的用于形成包括半导体封装和无源器件的半导体组件的选定方法 步骤。
30.图8示出了根据实施例的具有半导体封装和无源器件的半导体组件的截面图。
31.图9a-9d示出了根据实施例的用于形成包括半导体封装和安装在其上的无源器件的半导体组 件的选定方法步骤。
具体实施方式
32.本文描述了具有安装在半导体封装顶部的分立无源器件的有利布置的半导体组件的实施例。半 导体封装包括嵌入有半导体封装的包封体的第一和第二半导体管芯。有利地，分立无源器件的端子 直接位于与它们电连接的半导体管芯的端子之上。这种布置最小化了分立无源器件和半导体管芯的 端子之间的导体长度，从而减轻了电连接的寄生影响并提高了性能。
33.参考图1a和图1b，描绘了根据实施例的半导体组件100。半导体组件100包括半导体封装102 和安装在其上的分立无源器件104。半导体封装102包括嵌入封装主体内的多个半导体管芯106。分 立无源器件104电连接到半导体管芯106的面向下表面108并背离分立无源器件104的端子。延伸 穿过半导体封装102的厚度的垂直通孔结构110用于完成分立无源器件104和半导体管芯106的端 子之间的电连接。
34.在图1a所示的实施例中，分立无源器件104被配置为表面安装器件，其中分立无源器件104 的端子与器件的下表面共面。图1b所示的实施例类似于图1a所示的实施例，除了分立无源器件 104包括延伸远离分立无源器件104的主体的引线112。有引线构造提供了垂直净空，其可以用于在 半导体封装102的上表面上提供金属条114。金属条114可以用于降低半导体封装102的两个端子 之间的电阻。
35.参考图2，描绘了根据实施例的半导体组件100。图2的半导体组件100与图1a和图1b的半 导体组件的不同之处在于，半导体管芯的电连接到分立无源器件104的端子面向半导体封装102的 上表面116，因此面向分立无源器件104。这大大缩短了无源器件和半导体管芯之间的电连接的距离， 并且消除了对无源器件和半导体管芯之间的诸如通孔的互连元件的需要。这减少了这些电连接的寄 生影响(例如，电感、电阻等)，从而提高了半导体组件100的性能。
36.根据实施例，半导体封装102是层合封装或所谓的“芯片嵌入”封装。芯片嵌入封装包括由多 个电介质材料组成层形成的包封体，这些电介质材料层彼此层合(堆叠)。这种封装类型与模制封装 不同，其中包封剂由模制化合物的单片区域提供，该模制化合物包封半导体管芯和相关联的电连接 器，例如接合线、夹等。在芯片嵌入封装中，每个组成的层合层通常可以包括适用于半导体器件包 封的任何电介质材料。这些电介质材料的示例包括环氧树脂材料、混合环氧树脂和玻璃纤维材料(例 如fr-4、fr-5、cem-4等)以及树脂材料(例如双马来酰亚胺三嗪(bt)树脂)。芯片嵌入封装还 可以包括形成在至少一些组成的层合层顶部的多个金属化层，例如铜、铝等及其合金。这些金属化 层可以被结构化为在封装主体内形成内部互连线以及形成在封装主体的外表面暴露的接合焊盘。可 以在延伸穿过电介质材料组成层以提供垂直电互连的开口中提供导电过孔，例如包括钨、铜等的过 孔。由于内部结构化金属化部提供的电互连，芯片嵌入封装不需要引线框架或电连接器，例如接合 线或夹。因此，半导体封装102可以没有容纳半导体管芯的管芯焊盘和/或没有由与管芯焊盘相同的 引线框架结构形成的导电引线。
37.根据实施例，半导体封装102包括嵌入在封装主体内的第一和第二晶体管管芯118、120。第一 晶体管管芯118和第二晶体管管芯120彼此并排横向布置在封装主体内。也就是说，第一和第二晶 体管管芯118、120以非重叠方式布置。第一和第二晶体管管芯118、120中的每一个包括第一负载 端子122、第二负载端子124和控制端子126。以公知的方式，第一和第二晶体管管芯118、120被 配置为控制第一负载端子122和第二负载端子124之间经由控制端子126的导电连接。例如，第一 和第二晶体管管芯118、120可以被配置为mosfet器件，其中第一和第二负载端子122、124对应 于源极和漏极端子(或反之亦然)，并且控制端子126对应于栅极端子。在另一个示例中，第一和第 二晶体管管芯118、120可以被配置为igbt器件，其中第一和第二负载端子122、124对应于集电 极和发射极端子(或反之亦然)，并且控制端子126对应于栅极端子。
38.根据实施例，第一和第二晶体管管芯118、120被配置为分立功率晶体管。分立功率晶体管是一 种开关器件，其额定为容纳至少100v(伏特)、并且更常见为600v、1200v或更高的电压，和/或额 定为容纳至少1a(安培)、并且更常见为10a、50a、100a或更高的电流。例如，分立功率晶体管 可以是mosfet(金属氧化物半导体场效应晶体管)、igbt(绝缘栅双极晶体管)和hemt(高电 子迁移率晶体管)。第一和第二晶体管管芯118、120可以在内部包括这些器件类型的多个晶体管， 它们彼此并联连接。第一和第二晶体管管芯118、120可以包括iv半导体材料，例如硅、硅锗、碳 化硅等，和/或包括iii-v型半导体材料，例如氮化镓、砷化镓等。
39.第一和第二晶体管管芯118、120可以被布置成使得第一晶体管管芯的第一负载端子122面向 封装主体的上表面116并且使得第二晶体管管芯的第二负载端子124面向封装主体的上表面116。 第一和第二晶体管管芯118、120可以是相同的器件，使得第一晶体管管芯118的第一负载端子122 是与第二晶体管管芯120的第二负载端子124相反的端子。例如，第一晶体管管芯118的第一负载 端子122可以是mosfet的源极端子或igbt的集电极端子，而第二晶体管管芯120的第二负载端 子124可以是mosfet的漏极端子或igbt的发射极端子，或反之亦然。
40.根据实施例，第一和第二晶体管管芯118、120均被配置为垂直器件。垂直器件被配置为使电流 在半导体管芯的主表面和相对面向的后表面之间流动。也就是说，负载端子设置在半导体管芯的相 对侧上。例如，第一和第二晶体管管芯118、120可以均包括具有设置在其上的控制端子126、第一 负载端子122的主表面和具有设置在其上的第二负载端子124的后表面。
41.根据实施例，第一晶体管管芯118的垂直取向与第二晶体管管芯120相反。也就是说，第一和 第二晶体管管芯118、120被布置成使得负载端子面向相反方向。例如，如图所示，第一晶体管管芯 118的主表面面向封装主体的上表面116，而第二晶体管管芯120的主表面面向封装主体的下表面 108。
42.半导体封装102可以包括设置在封装主体的上表面116上的第一和第二接合焊盘128、130。第 一接合焊盘128是用于第一晶体管管芯118的第一负载端子122的外部可触及接触表面，并且第二 接合焊盘130是用于第二晶体管管芯120的第二负载端子124的外部可触及接触表面。半导体封装 102可以包括设置在封装主体的上表面116上的第一结构化金属化层，其中第一和第二接合焊盘128、 130对应于该第一结构化金属化层的结构化部分。这些结构化部分可以直接接触第一晶体管管芯118 的第一负载端子122和第二晶体管管芯120的第二负载端子124，或者可以通过过孔结构连接这些 结构化部分。在另一个实施例中，第一和第二接合焊盘128、130可以对应于第一晶体管管芯118的 第一负载端子122和第二晶体管管芯120的第二负载端子124(即，管芯级接合焊盘)的直接从半 导体封装102的包封体暴露的部分。
43.根据实施例，半导体封装102包括单片集成到封装主体中的功率转换电路。如本文所用，术语 功率转换电路指的是任何类型的电路，其包括一个或多个开关器件并且被配置为通过一个或多个功 率开关器件的周期性开关来改变电信号的信号特性。例如，功率转换电路包括dc到dc转换器、 dc到ac转换器、ac到dc转换器和ac到ac转换器。功率转换电路可以被配置为在ac和dc 之间进行转换(反之亦然)，改变信号的电压，改变信号的频率，或它
们的任何组合。功率转换电路 的示例性电路拓扑包括降压转换器、升压转换器、降压-升压转换器和逆变器，仅举几例。功率转换 电路可以具有单相电路拓扑、多相拓扑(例如，三相电路拓扑)和多级电路拓扑，其中为每个相或 级提供一个或多个开关器件。
44.根据实施例，半导体封装102包括半桥电路。半桥电路是指一种特定类型的电路拓扑，其包括 与低侧开关串联连接的高侧开关。高侧开关的一个负载端子(例如，漏极)连接到第一dc电压(例 如，正电位/vdd)，低侧开关的一个负载端子(例如，源极)连接到第二dc电压(例如，负电位或 gnd)，其余两个负载端子(例如，高侧开关的源极和低侧开关的漏极)连接在一起以形成半桥电路 的输出。高侧和低侧开关(例如，栅极端子)的输入可以根据功率控制方案(例如，脉宽调制)进行 开关，以在半桥电路的输出处产生所需的电压和频率。上述功率转换电路可以包括这些半桥电路中 的一个或多个以执行上述功率转换操作中的任何操作。
45.在其中半导体封装102包括半桥电路的实施例中，第一晶体管管芯118可以对应于半桥电路的 高侧开关，并且第二晶体管管芯120可以对应于半桥电路的低侧开关。第一晶体管管芯118的第一 负载端子122可以是连接到第一dc电压端子(例如，正电位/vdd)的漏极端子，并且第二晶体管 管芯120的第二负载端子124可以是连接到半桥电路的第二dc电压端子(例如，负电位或gnd) 的源极端子。第二晶体管管芯120的第一负载端子122和第一晶体管管芯118的第二负载端子124 可以形成半桥电路的输出。为此，半导体封装102可以包括设置在封装主体的下表面上的第二结构 化金属化层。第二结构化金属化层可以包括接合焊盘，该接合焊盘以与前述类似的方式提供与第二 晶体管管芯120的第一负载端子122和第一晶体管管芯118的第二负载端子124的电接触点。可选 地，第二结构化金属化层可以包括在第二晶体管管芯120的第一负载端子122和第一晶体管管芯118 的第二负载端子124之间形成直接电连接的部分。此外，第二结构化金属化层可以包括提供对第一 和第二晶体管管芯118、120的控制端子126的电可触及性的另外的接合焊盘(未示出)。这些另外 的接合焊盘可以通过半导体封装102的内部过孔和/或内部结构化金属化部而电连接到第一和第二晶 体管管芯118、120的控制端子126。
46.根据实施例，半导体封装件102包括通过第一通孔134电连接到第一接合焊盘128的第三接合 焊盘132和通过第二通孔138电连接到第二接合焊盘130的第四接合焊盘136。结果，第一晶体管 管芯118的第二负载端子124和第二晶体管管芯120的第一负载端子122在封装主体的下表面108 处是可电触及的。第三和第四接合焊盘132、136可以是在封装主体的下表面108上形成其他接合焊 盘的第二结构化金属化层的结构化部分。第一和第二通孔134、138可以是半导体封装102的一体形 成部分，其包括铜、铝、钨、镍等以及它们的合金或组合。如图所示，半导体封装102可以被配置 为使得第一和第二晶体管管芯118、120两者横向地位于第一和第二通孔118、120之间。结果，提 供了空间高效的布置。
47.更一般地，半导体封装102可以包括嵌入在封装主体内的半导体管芯，其具有各种各样的器件 构造，例如，诸如mosfet、igbt、二极管等的分立器件构造，诸如控制器、驱动器等的集成电路 构造。这些半导体管芯可以被配置为垂直器件或横向器件，其被配置为控制平行于相应半导体管芯 的主表面流动的电流。在诸如半桥电路的功率转换电路的情况下，半导体封装102可以包括被配置 为控制高侧开关和低侧开关的开关操作的驱动器管芯。半导体封装102可以包括单片集成在其中的 一个或多个无源器件，例如电容器、电感器、电阻
器等，它们可以形成功率转换电路的部分，例如 以用于平滑、阻抗匹配、谐振等。
48.半导体组件100还包括载体140。一般而言，载体140可以是被配置为机械地支撑多个电子部 件(例如半导体封装、无源器件、散热器等)的任何电子衬底，并且可以被配置为容纳或提供这些 电子部件之间的电连接。在实施例中，载体140是印刷电路板(pcb)。在该情况下，载体140可以 包括诸如fr-4、cem-1、g-10等的预浸渍材料和结构化金属化层，例如铜金属化层，并且导电接合 焊盘设置在载体140的上表面上。在另一个实施例中，载体140是功率电子衬底。例如，这些功率 电子衬底的示例包括dbc(直接接合铜)衬底、amb(活性金属钎焊)衬底或ims(绝缘金属衬底) 衬底。在功率电子衬底的情况下，载体140可以包括电绝缘衬底(例如陶瓷衬底)以及接合到衬底 的结构化金属化层。
49.半导体封装102可以安装在载体140上，其中形成在第二结构化金属化层中的接合焊盘中的每 个接合焊盘电连接到载体140的对应的接合焊盘(未示出)。诸如焊料、烧结物、导电胶等的导电粘 合剂可以并入半导体封装102和载体140之间以实现这些电连接。
50.半导体组件100还包括安装在封装主体的上表面118上的分立无源部件104。分立无源部件104 包括直接位于第一晶体管管芯118的第一负载端子122之上并且电连接到第一晶体管管芯118的第 一负载端子122的第一端子142，以及直接位于第二晶体管管芯120的第二负载端子124之上并且 电连接到第二晶体管管芯120的第二负载端子124的第二端子144。第一和第二端子142、144是分 立无源部件104的暴露导体，其呈现分立无源部件104的预定阻抗。例如，如图所示，分立无源部 件104可以被配置作为所谓的smd(表面安装器件)，其中第一和第二端子142、144是设置在分立 无源部件104的下表面的平面金属接触部。替代地，第一和第二端子142、144可以是远离分立无源 部件104的主体延伸的金属引线。
51.分立电容器的第一端子142可以粘性地、导电地连接到第一接合焊盘128，并且分立电容器的 第二端子144可以粘性地、导电地连接到第二接合焊盘130。也就是说，分立电容器的端子可以使用 导电粘合剂材料直接附接到第一和第二接合焊盘128、130。导电粘合剂材料可以包括焊料、烧结物、 导电胶等。
52.由于分立无源部件104和半导体管芯的布置，分立无源部件104和半导体管芯之间的导电连接 的寄生影响(例如，电感、电容、电阻)被最小化。由于分立无源部件104的端子直接位于半导体 管芯的负载端子之上，并且完成电连接的唯一中间导体是导电粘合剂和接合焊盘，这些中间导体的 寄生影响被最小化。
53.根据实施例，分立无源部件104是分立电容器。该电容器的电容可以用于多种不同的原因，例 如阻抗匹配、功率转换、ac信号滤波等。在一个特定示例中，半导体封装102被配置作为功率逆变 器电路，其中分立无源部件104形成功率逆变器电路的dc链路电容器。更一般地，分立无源部件 104可以是任何类型的无源部件，例如电阻器、电感器、电容器等，其中分立无源部件104和半导体 封装102之间的电连接的最小化的寄生影响是优选的。
54.根据实施例，半导体组件100另外包括第一金属互连结构146和第二金属互连结构148。第一 和第二金属互连结构146、148可以包括导电金属，例如铜、铝、金、银、锌、镍、钨以及它们的任 何合金或组合。第一和第二金属互连结构146、148可以均被配置为仅设置在半导体封装102上方的 细长条，其示例在图2和图3中示出。替代地，第一和第二金属互连结构146、148可以均被配置作 为连接在半导体封装102和载体140之间的金属夹，其示例在图
4a-4b和图5a-5b中示出。第一和 第二金属互连结构146、148可以分别通过导电粘合剂电连接到第一和第二接合焊盘128、130。
55.参考图3，示出了根据实施例的包括安装在载体140上的多个半导体封装102的半导体组件100 的平面图。根据参考图2描述的实施例中的任何实施例，每个半导体封装102可以被相同地配置并 安装在载体140上。这种布置可以用于形成多相或多级功率转换电路。在这种布置中，i/o信号和功 率信号中的每一个可以经由载体140传送到半导体封装102/从半导体封装102传送。
56.在该实施例中，第一和第二金属互连结构146、148被配置作为延伸跨过一组半导体封装102的 细长金属条。此外，第一和第二金属互连结构146、148完全设置在每个半导体封装102上方，并且 因此不接触载体140。在这种情况下，第一和第二金属互连结构146、148用于降低电阻并使传送到 所述组中的每个半导体封装102的dc信号稳定。
57.参考图4a-4b，描绘了根据另一个实施例的半导体组件100。半导体组件100与参考图2-3所 描述的半导体组件基本相同，除了第一和第二金属互连结构146、148被配置作为金属夹而不是细长 金属条。因此，第一金属夹150布置在第一接合焊盘128之上并且第二金属夹152布置在第二接合 焊盘130之上。这些金属夹可以例如以与图3中所示的细长金属条类似的方式延伸跨过多个半导体 封装102。替代地，这些金属夹可以与半导体封装102中的单个半导体封装102相关联。在任一情 况下，这些金属夹以与前述类似的方式降低电阻并使传送到每个半导体封装102的dc信号稳定。
58.如图4a所示，金属夹可以用于补充由第一和第二通孔134、138提供的导电连接。替代地，如 图4b所示，金属夹允许从半导体封装102省略第一和第二通孔134、138，从而减小半导体封装102 的占用面积。取决于性能考虑的权衡，例如用于dc信号连接的分立无源元件(例如，电容)和电阻 的所需尺寸，一种布置可能相对于另一种布置是优选的。
59.参考图5a-5b，示出了根据两个不同实施例的参考图4a-4b描述的半导体组件100的平面图。 如图所示，第一金属夹150和第二金属夹152可以具有为分立无源部件104的特定几何形状定制的 不同几何形状。在图5a的实施例中，第一金属夹150和第二金属夹152包括凹入的内边缘侧，其在 安装的布置中面向彼此以围绕相对较小的分立无源部件104的边缘侧延伸。在图5b的实施例中，第 一和第二金属夹150、152包括线性内边缘侧，其在安装的布置中面向彼此以容纳更大的分立无源部 件104。
60.参考图6，描述了可以用于提供参考图4a-4b和图5a-5b描述的金属夹的夹框架200。夹框架 200包括附接到外围结构202的第一和第二金属夹150、152对。这些对被布置成相互相对的构造， 使得夹框架200可以布置在半导体封装102之上，并且每对的第一和第二金属夹150、152被适当地 定位。此外，金属夹对可以被布置成组以便提供多封装组件，例如，如图3所示。夹框架200可以 包括导电材料，例如铜(cu)、铝(al)、镍(ni)、镍磷(nip)、银(ag)、钯(pd)、金(au)等、 它们的合金或组合。夹框架200可以通过标准引线框处理技术来创建。根据一种技术，夹框架200 由金属片材提供，例如，上文列出的金属中的任何一种或其组合的基本均匀厚度的片材，并且夹框 架200的各种特征是通过执行诸如冲压、冲孔、蚀刻、弯折等技术而形成的。
61.参考图7a-7d，描绘了根据实施例的组装半导体器件的方法。该方法可以用于生产根据参考图 2-4描述的任何实施例的半导体组件100。
62.参考图7a，提供了包括电绝缘衬底的电路载体140。根据任何先前描述的构造，载体140可以 是pcb或功率电子衬底(例如，dbc、amb、ims等)。多个半导体封装102布置在电路载体140 上。可以在设置在半导体封装102的下表面上的接合焊盘和电路载体140之间提供焊料材料。此时 可以执行焊料回流工艺以形成焊接接头，或者可以在常见的回流步骤期间稍后形成这些焊接接头。
63.参考图7b，焊料材料区域154被提供在来自半导体封装102中的每个的第一和第二接合焊盘 128、130上。焊料材料区域154可以是软焊料材料，例如基于sn的焊膏。
64.参考图7c，第一金属夹150和第二金属夹152布置在半导体封装102的任一侧上以接触焊料 材料区域。第一金属夹150和第二金属夹152还可以接触载体140上的焊料材料(未示出)，从而与 载体140上的接合焊盘形成电连接。可以通过在半导体封装102中的每个之上布置例如参考图6所 描述的夹框架200，并且随后例如通过机械切割或其他分离技术将第一和第二金属夹150、152与外 围结构202分离来提供第一金属夹150和第二金属夹152。这种分离可以在焊料回流步骤之前或之 后发生，这将在下面更详细地描述。
65.参考图7d，分立无源器件104布置在焊料材料区域154上，使得分立无源器件的端子接触焊料 材料区域154。在将分立无源器件104布置在在焊料材料区域154上之后，可以执行焊料回流步骤 以由焊料材料形成焊接接头。结果，第一和第二金属夹150、152、半导体封装102和分立无源器件 104电连接并牢固地固定到适当的端子。
66.代替使用如图7a-7d中所示的第一和第二金属夹150、152，可以使用类似的技术来形成组件， 其中第一和第二金属互连结构146、148被配置作为细长金属条，例如参考图2和图3所述。代替夹 框架200，可以提供包括第一和第二细长金属条的类似结构并将其布置在各组半导体封装102之上， 并且可以执行如上所述的类似步骤。
67.参考图8，描绘了根据另一个实施例的半导体组件100。图8的半导体组件100可以与参考图 4a-4b描述的相同，除了分立无源元件安装在第一和第二金属夹150、152的顶部。这种布置对于减 少每个半导体封装102所需的面积占用可能是优选的。尽管该概念通常适用于本文所述的任何半导 体封装102实施例，但所描绘的封装对应于图4b中所示的封装，其中省略了第一和第二通孔134、 138，从而进一步带来空间效率。
68.参考图9a-9d，描绘了根据实施例的用于形成参考图8描述的半导体组件100的技术。如图9a 和图9b所示，提供电路载体140并且以与先前描述的类似方式将半导体封装102安装在电路载体 140上。如图9c所示，第一金属夹150和第二金属夹152布置在半导体封装102的任一侧上，使得 第一金属夹150和第二金属夹152接触焊料材料区域154。第一金属夹150和第二金属夹152的几 何形状可以与前述实施例中的不同，其不同之处在于金属夹的重叠部分可以更大，因为不需要在夹 之间容纳分立无源元件104。随后，在用于每个组件的第一和第二金属夹150、152的顶部上提供另 外的焊料材料区域154。如图9d所示，分立无源元件104然后布置在该另外的焊料材料区域154上。 可以执行焊料回流工艺以形成焊接接头。根据一种技术，在图9c所示的步骤之后执行焊料回流，并 且在图9d所示的步骤之后执行第二焊料回流步骤。这样，可以使用两种不同类型的焊料材料。替代 地，可以在图9d所示的步骤之后执行单一的焊料回流步骤以同时形成所有焊接接头。
69.本文使用的术语“电连接”描述了两个元件之间的低电阻和非整流传导路径。“电连接”可以包 括多个不同的导电结构，例如接合焊盘、焊料材料和导电通孔结构。
70.为了便于描述，使用诸如“之下”、“下方”、“下部”、“之上”、“上部”等的空间相对术语以解 释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中所描绘的取向不同的取向之外的 器件的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也 不旨在进行限制。相似的术语在整个描述中指代相似的元件。
71.如本文所用，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示存在所述元件 或特征，但不排除附加的元件或特征。冠词“一”和“所述”旨在包括复数和单数，除非上下文另有 明确指示。
72.考虑到上述变化和应用的范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。 相反，本发明仅受所附权利要求及其合法等同物的限制。