改善发光均匀性的发光二极管及其制备方法与流程

1.本公开涉及光电子制造技术领域，特别涉及一种改善发光均匀性的发光二极管及其制备方法。


背景技术：

2.发光二极管(英文：light emitting diode，简称：led)芯片通常包括：衬底、外延层、透明导电层和电极。衬底、外延层和透明导电层依次层叠，电极位于透明导电层的表面，电极通过透明导电层与外延层的半导体层电性连接。电极通电后透明导电层将电流扩展至外延层表面的各区域，以使发光二极管发光。因此，外延层上透明导电层所在区域通常为发光二极管的发光区域。
3.相关技术中，透明导电层通常为覆盖在外延层表面的一整层膜层结构，在大电流下，发光区域的各位置能保持亮度一致，而在小电流的情况下，发光区域的不同位置会出现亮度差异。为了改善发光区域的发光均匀性，通常会缩小透明导电层的面积，以缩小发光区域的面积。
4.然而，电极是搭接在透明导电层表面上的，电极会遮挡部分透明导电层，且电极会吸光。因此，缩小透明导电层的面积后，会影响发光二级管的发光效率。


技术实现要素：

5.本公开实施例提供了一种改善发光均匀性的发光二极管及其制备方法，能改善发光区域缩小后，因电极吸光而影响发光效率的问题。所述技术方案如下：
6.一方面，本公开实施例提供了一种发光二极管，所述发光二极管包括：衬底、外延层、绝缘层、透明导电层、第一电极和第二电极；所述衬底、所述外延层和所述绝缘层依次层叠，所述绝缘层具有露出所述外延层的过孔，所述透明导电层位于所述绝缘层远离所述衬底的表面，且通过所述过孔与所述外延层相连；所述第一电极位于所述透明导电层远离所述衬底的表面，所述第一电极在所述衬底上的正投影位于所述过孔在所述衬底上的正投影之外，所述第二电极位于所述外延层的表面，且与所述透明导电层绝缘。
7.可选地，所述过孔位于所述第一电极和所述第二电极之间。
8.可选地，所述过孔为锥孔，所述过孔尺寸较大的一端远离所述衬底。
9.可选地，所述过孔的孔壁与所述绝缘层远离所述衬底的表面的夹角为10
°
至60
°
。
10.可选地，所述绝缘层包括依次层叠的至少两层子层，在层叠方向上，各个所述子层的材料在相同刻蚀液中的刻蚀速率依次增大。
11.可选地，所述绝缘层包括依次层叠的第一子层和第二子层，所述第一子层为氧化铝层，所述第二子层为氧化硅层。
12.可选地，所述第一子层的厚度为600埃至1200埃。
13.可选地，所述第二子层的厚度为2400埃至5000埃。
14.可选地，所述发光二极管还包括钝化层、第一焊点块和第二焊点块；所述钝化层至
少位于所述绝缘层的表面、所述透明导电层的表面、所述第一电极的表面和所述第二电极的表面；所述第一焊点块和所述第二焊点块间隔分布在所述钝化层上，所述钝化层具有分别露出所述第一电极和所述第二电极的两个通孔，所述第一焊点块和所述第二焊点块分别通过所述两个通孔与所述第一电极和所述第二电极连接。
15.另一方面，本公开实施例还提供了一种发光二极管的制备方法，所述制备方法包括：提供一衬底；在所述衬底上依次形成外延层、绝缘层和透明导电层，所述绝缘层具有露出所述外延层的过孔，所述透明导电层位于所述绝缘层远离所述衬底的表面，且通过所述过孔与所述外延层相连；制作第一电极和第二电极，所述第一电极位于所述透明导电层远离所述衬底的表面，所述第一电极在所述衬底上的正投影位于所述过孔在所述衬底上的正投影之外，所述第二电极位于所述外延层的表面，且与所述透明导电层绝缘。
16.本公开实施例提供的技术方案带来的有益效果至少包括：
17.本公开实施例提供的发光二极管包括层叠在衬底上的外延层和绝缘层，其中绝缘层上有露出外延层的过孔，透明导电层位于绝缘层上且通过过孔延伸至外延层的表面，让透明导电层得以与外延层电性连接。第一电极位于透明导电层上，以使电流能通过第一电极传导至透明导电层，再经透明导电层传导至外延层。
18.由于透明导电层仅通过过孔与外延层电性连接，即透明导电层与外延层的接触区域为过孔围成的区域，因而缩减了外延层的发光区域的面积；同时，由于第一电极和过孔的在衬底上的正投影不重叠，即第一电极没有搭接在过孔的上方，而是偏置在过孔的一侧，这样就能有效避免第一电极吸收发光区域的光线，改善发光区域缩小后，因电极吸光而影响发光效率的问题，提升发光二极管的发光效果。
附图说明
19.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本公开实施例提供的一种发光二极管的俯视图；
21.图2是图1提供的aa截面图；
22.图3是本公开实施例提供的一种发光二极管的局部方法示意图；
23.图4是本公开实施例提供的一种发光二极管的制备方法的流程图。
24.图中各标记说明如下：
25.10、衬底；
26.20、外延层；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、凹槽；
27.30、绝缘层；31、第一子层；32、第二子层；33、过孔；
28.40、透明导电层；
29.51、第一电极；52、第二电极；
30.60、钝化层；61、通孔；
31.71、第一焊点块；72、第二焊点块。
具体实施方式
32.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
33.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
34.图1是本公开实施例提供的一种发光二极管的俯视图。图2是图1提供的aa截面图。图2中示意的是从图1中aa截面线截成的截面图。如图1、2所示，该发光二极管包括：衬底10、外延层20、绝缘层30、透明导电层40、第一电极51和第二电极52。
35.如图2所示，衬底10、外延层20和绝缘层30依次层叠，绝缘层30具有露出外延层20的过孔33，透明导电层40位于绝缘层30远离衬底10的表面，且通过过孔33与外延层20相连。
36.如图2所示，第一电极51位于透明导电层40远离衬底10的表面，第一电极51在衬底10上的正投影位于过孔33在衬底10上的正投影之外，第二电极52位于外延层20的表面，且第二电极52与透明导电层40绝缘。
37.本公开实施例提供的发光二极管包括层叠在衬底10上的外延层20和绝缘层30，其中绝缘层30上有露出外延层20的过孔33，透明导电层40位于绝缘层30上且通过过孔33延伸至外延层20的表面，让透明导电层40得以与外延层20电性连接。第一电极51位于透明导电层40上，以使电流能通过第一电极51传导至透明导电层40，再经透明导电层40传导至外延层20。
38.由于透明导电层40仅通过过孔33与外延层20电性连接，即透明导电层40与外延层20的接触区域为过孔33围成的区域，因而缩减了外延层20的发光区域的面积；同时，由于第一电极51和过孔33的在衬底10上的正投影不重叠，即第一电极51没有搭接在过孔33的上方，而是偏置在过孔33的一侧，这样就能有效避免第一电极51吸收发光区域的光线，改善发光区域缩小后，因电极吸光而影响发光效率的问题，提升发光二极管的发光效果。
39.可选地，衬底10为蓝宝石衬底10。蓝宝石衬底10透光率比较高，即衬底10为透明衬底10。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
40.本公开实施例中，如图2所示，外延层20包括依次层叠于衬底10上的第一半导体层21、多量子阱层22和第二半导体层23，第二半导体层23的表面具有露出第一半导体层21的凹槽24。
41.示例性地，如图2所示，第一电极51位于第二半导体层23上的透明导电层40上。
42.示例性地，如图2所示，绝缘层30位于第二半导体层23的表面，且绝缘层30延伸至凹槽24内，绝缘层30在凹槽24内的区域具有开口，第二电极52位于凹槽24内且通过绝缘层
30的开口与第一半导体层21相连。
43.如图1所示，外延层20呈矩形状，凹槽24位于外延层20的角部。由于角部所在区域相比于侧边所在区域更加难以断裂，因此，在角部设置凹槽24，能提升在发光二极管的抗断裂性能。
44.本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
45.示例性地，第一半导体层21为n型层，第二半导体层23为p型层。
46.可选地，第一半导体层21为掺硅的n型gan层。n型gan层的厚度可为0.5μm至3μm。
47.可选地，多量子阱层22包括交替生长的ingan量子阱层和gan量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的ingan量子阱层和gan量子垒层。
48.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的ingan量子阱层和gan量子垒层。
49.可选地，多量子阱层22的厚度可以为150nm至200nm。
50.可选地，第二半导体层23为掺镁的p型gan层。p型gan层的厚度可为0.5μm至3μm。
51.可选地，如图2所示，发光二极管还包括钝化层60、第一焊点块71和第二焊点块72。
52.如图2所示，钝化层60至少位于绝缘层30的表面、透明导电层40的表面、第一电极51的表面和第二电极52的表面。
53.其中，第一焊点块71和第二焊点块72间隔分布在钝化层60上，钝化层60具有分别露出第一电极51和第二电极52的两个通孔61，第一焊点块71和第二焊点块72分别通过两个通孔61与第一电极51和第二电极52连接。
54.通过设置钝化层60隔绝焊点块与外延层20或透明导电层40之间相连，保护发光二极管不会短路。
55.示例性地，钝化层60可以是分布式布拉格反射镜(distributed bragg reflection，简称dbr层)，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
56.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
57.dbr层除了具有钝化作用外，还用于将从多量子阱层22射向dbr层的光反射至衬底10，提高出光效果。
58.可选地，如图1所示，两个焊点块均为矩形块，增大面积，便于导电。且在钝化层60的表面上，两个焊点块间隔分布。
59.示例性地，第一焊点块71和第二焊点块72均可以是依次层叠的第一al层、第一ti层、第二al层、第二ti层和au层。
60.其中，第一al层的厚度为8000埃至12000埃，第一ti层的厚度为100埃至500埃，第二al层的厚度为8000埃至12000埃，第二ti层的厚度为500埃至1500埃，au层的厚度为2000埃至5000埃。
61.例如，第一al层的厚度为10000埃，第一ti层的厚度为200埃，第二al层的厚度为10000埃，第二ti层的厚度为1000埃，au层的厚度为3000埃。
62.可选地，如图1、2所示，过孔33位于第一电极51和第二电极52之间。由于过孔33对
应的区域为发光区域，将发光区域避开第一电极51和第二电极52所在位置，能避免电极遮挡光线，保证发光二极管的发光效果。
63.可选地，如图3所示，过孔33为锥孔，过孔33尺寸较大的一端远离衬底10。将过孔33设置为锥孔，让过孔33的孔壁形成斜坡，有利于后续透明导电层40覆盖，包覆性更好。
64.示例性地，过孔33在平行于衬底10方向上的截面可以是圆形或矩形。如图1所示，过孔33在平行于衬底10方向上的截面矩形。
65.可选地，如图3所示，过孔33的孔壁与绝缘层30远离衬底10的表面的夹角α为10
°
至60
°
。
66.示例性地，过孔33的孔壁与绝缘层30远离衬底10的表面的夹角α为30
°
。这样让过孔33的孔壁形成小角度的斜坡，有利于后续透明导电层40覆盖，包覆性更好。
67.可选地，绝缘层30包括依次层叠的至少两层子层，在层叠方向上，各个子层的材料在相同刻蚀液中的刻蚀速率依次增大。
68.其中，刻蚀速率可以是指：单位时间内，单位面积上子层上材料损失的量。刻蚀速率越大，则在刻蚀过程中越容易损失材料，形成的开口尺寸也较大；刻蚀速率越小，则在刻蚀过程中越不容易损失材料，形成的开口尺寸也较小。
69.本公开实施例中，通过刻蚀的方式在绝缘层30的表面形成过孔33。其中，靠近衬底10的子层的刻蚀速率较小，且随着距离衬底10的间距越大，子层的刻蚀速率逐渐增大。这样各子层中，最接近衬底10的子层被腐蚀的开口最小，且随着逐渐远离衬底10，子层的开口逐渐增大，以使得多个层叠的子层的开口共同形成锥孔。
70.示例性地，如图3所示，绝缘层30包括依次层叠的第一子层31和第二子层32，第一子层31为氧化铝层，第二子层32为氧化硅层。
71.由于氧化铝层的刻蚀速率小于氧化硅层的刻蚀速率，所以，氧化铝层上被腐蚀形成的开口尺寸较小，而氧化硅层上被腐蚀形成的开口尺寸较大，这样氧化铝层和氧化硅层层叠后，两个开口就能组合形成孔壁倾斜的过孔33。
72.示例性地，第一子层31的厚度为600埃至1200埃。例如，第一子层31的厚度为1000埃。
73.示例性地，第二子层32的厚度为2400埃至5000埃。例如，第二子层32的厚度为3000埃。
74.本公开实施例中，第二子层32的厚度大于第一子层31的厚度，能让过孔33的孔壁与绝缘层30远离衬底10的表面形成较小的夹角α，便于后续透明导电层40覆盖，包覆性更好。
75.可选地，透明导电层40为氧化铟锡(indium tin oxide，简称ito)层。氧化铟锡层具有良好的透射率和低电阻率，采用氧化铟锡层作为透明导电层40能使得更多的光线从透明导电层40透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
76.可选地，透明导电层40为氧化铟锌(indium zinc oxide，简称izo)层。氧化铟锌层具有良好的透射率和低电阻率，采用氧化铟锌层作为透明导电层40能使得更多的光线从透明导电层40透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
77.示例性地，透明导电层40的厚度均可以为3000埃至6000埃。例如，透明导电层40的厚度为4000埃。
78.图4是本公开实施例提供的一种发光二极管的制备方法的流程图。该方法用于制备图1至3所示的发光二极管。如图4所示，该制备方法包括：
79.s11：提供一衬底10。
80.s12：在衬底10上依次形成外延层20、绝缘层30和透明导电层40。
81.其中，绝缘层30具有露出外延层20的过孔33，透明导电层40位于绝缘层30远离衬底10的表面，且通过过孔33与外延层20相连。
82.s13：制作第一电极51和第二电极52。
83.其中，第一电极51位于透明导电层40远离衬底10的表面，第一电极51在衬底10上的正投影位于过孔33在衬底10上的正投影之外，第二电极52位于外延层20的表面，且与透明导电层40绝缘。
84.该种制备方法制备的发光二极管包括层叠在衬底10上的外延层20和绝缘层30，其中绝缘层30上有露出外延层20的过孔33，透明导电层40位于绝缘层30上且通过过孔33延伸至外延层20的表面，让透明导电层40得以与外延层20电性连接。第一电极51位于透明导电层40上，以使电流能通过第一电极51传导至透明导电层40，再经透明导电层40传导至外延层20。由于透明导电层40仅通过过孔33与外延层20电性连接，即透明导电层40与外延层20的接触区域为过孔33围成的区域，因而缩减了外延层20的发光区域的面积；同时，由于第一电极51和过孔33的在衬底10上的正投影不重叠，即第一电极51没有搭接在过孔33的上方，而是偏置在过孔33的一侧，这样就能有效避免第一电极51吸收发光区域的光线，改善发光区域缩小后，因电极吸光而影响发光效率的问题，提升发光二极管的发光效果。
85.在步骤s11中，衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底10可以为平片衬底10，也可以为图形化衬底10。
86.作为示例，本公开实施例中，衬底10为蓝宝石衬底10。蓝宝石衬底10为一种常用衬底10，技术成熟，成本低。具体可以为图形化蓝宝石衬底10或蓝宝石平片衬底10。
87.其中，可以对蓝宝石衬底10进行预处理，将蓝宝石衬底10置于mocvd(metal-organic chemical vapor deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底10进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底10进行烘烤处理15分钟。
88.具体地，烘烤温度可以为1000℃至1200℃，烘烤时mocvd反应腔内的压力可以为100mbar至200mbar。
89.步骤s12中在衬底10上生长外延层20可以包括：通过mocvd技术在蓝宝石衬底10上依次形成第一半导体层21、多量子阱层22和第二半导体层23。
90.其中，第一半导体层21为n型层，第二半导体层23为p型层。
91.可选地，第一半导体层21为掺硅的n型gan层。n型gan层的厚度可为0.5μm至3μm。
92.n型gan层的生长温度可为1000℃至1100℃，n型gan层的生长压力可为100torr至300torr。
93.可选地，多量子阱层22包括交替生长的ingan量子阱层和gan量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的ingan量子阱层和gan量子垒层。
94.生长多量子阱层22时，mocvd反应室压力控制在200torr。生长ingan量子阱层时，反应室温度为760℃至780℃。生长gan量子垒层时，反应室温度为860℃至890℃。
95.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的ingan量子阱层和gan量子垒层。
96.可选地，多量子阱层22的厚度可以为150nm至200nm。
97.可选地，第二半导体层23为掺镁的p型gan层。p型gan层的厚度可为0.5μm至3μm。
98.生长p型gan层时，p型gan层的生长压力可为200torr至600torr，p型gan层的生长温度可为800℃至1000℃。
99.步骤s12中形成外延层20后，制备方法还包括：刻蚀第二半导体层23形成露出第二半导体层23的凹槽24。
100.本公开实施例中，绝缘层30包括依次层叠的第一子层31和第二子层32，第一子层31为氧化铝层，第二子层32为氧化硅层。
101.形成凹槽24后在外延层20上形成绝缘层30。形成绝缘层30可以包括以下两步。
102.第一步，在第二半导体层23的表面和第一半导体层21的表面形成氧化硅铝层。
103.示例性地，氧化硅铝层的厚度为600埃至1200埃。例如，氧化硅铝层的厚度为1000埃。
104.第二步，在氧化铝层的表面形成氧化硅层。
105.示例性地，氧化硅层的厚度为2400埃至5000埃。例如，氧化硅层的厚度为3000埃。
106.由于氧化铝层的刻蚀速率小于氧化硅层的刻蚀速率，所以，氧化铝层上被腐蚀形成的开口尺寸较小，而氧化硅层上被腐蚀形成的开口尺寸较大，这样氧化铝层和氧化硅层层叠后，两个开口就能组合形成孔壁倾斜的过孔33。
107.其中，第二子层32的厚度大于第一子层31的厚度，能让过孔33的孔壁与绝缘层30远离衬底10的表面形成较小的夹角α，便于后续透明导电层40覆盖，包覆性更好。
108.形成绝缘层30后还包括：通过刻蚀的方式在绝缘层30的表面形成过孔33。
109.由于氧化铝层的刻蚀速率小于氧化硅层的刻蚀速率，所以，氧化铝层上被腐蚀形成的开口尺寸较小，而氧化硅层上被腐蚀形成的开口尺寸较大，这样氧化铝层和氧化硅层层叠后，两个开口就能组合形成孔壁倾斜的过孔33。
110.如图3所示，过孔33为锥孔，过孔33尺寸较大的一端远离衬底10。其中，过孔33在平行于衬底10方向上的截面矩形。
111.可选地，如图3所示，过孔33的孔壁与绝缘层30远离衬底10的表面的夹角α为10
°
至60
°
。
112.示例性地，过孔33的孔壁与绝缘层30远离衬底10的表面的夹角α为30
°
。
113.在形成绝缘层30后，制备方法还包括绝缘层30在的表面形成透明导电层40，且透明导电层40通过过孔33延伸至第二半导体层23的表面。
114.示例性地，透明导电层40为氧化铟锡层或氧化铟锌层。
115.示例性地，透明导电层40的厚度均可以为3000埃至6000埃。例如，透明导电层40的厚度为4000埃。
116.在步骤s13包括：在透明导电层40远离衬底10的表面制作第一电极51，在凹槽24内的第一半导体层21的表面制作第二电极52。
117.其中，第一电极51以金铍为主体成分，第二电极52以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过秒钟，以防止合金成分的偏离，并进行退火。
118.在步骤s13之后，制备方法还包括：在绝缘层30的表面、透明导电层40的表面、第一电极51的表面和第二电极52的表面形成钝化层60。
119.其中，钝化层60可以是dbr层，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
120.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
121.形成钝化层60后，还需要在钝化层60的表面刻蚀形成两个通孔61。
122.如图2所示，其中一个通孔61露出第一电极51，另一个通孔61露出第二电极52。
123.在钝化层60上刻蚀形成两个通孔61后，制备方法还包括：在钝化层60的表面上制作第一焊点块71和第二焊点块72。
124.其中，第一焊点块71通过一个通孔61与第一电极51连接，第二焊点块72通过另一个通孔61与第二电极52连接。
125.示例性地，第一焊点块71和第二焊点块72均可以是依次层叠的第一al层、第一ti层、第二al层、第二ti层和au层。
126.其中，第一al层的厚度为8000埃至12000埃，第一ti层的厚度为100埃至500埃，第二al层的厚度为8000埃至12000埃，第二ti层的厚度为500埃至1500埃，au层的厚度为2000埃至5000埃。
127.例如，第一al层的厚度为10000埃，第一ti层的厚度为200埃，第二al层的厚度为10000埃，第二ti层的厚度为1000埃，au层的厚度为3000埃。
128.本公开实施例中，制作焊点块后，制备方法还可以包括：在钝化层60的表面制作保护层。
129.示例性地，本公开实施例中，保护层可以是氧化硅层，氧化硅层的厚度为2000埃。
130.需要说明的是，在钝化层60的表面生长保护层后，可以采用光刻技术在保护层表面刻蚀出露出焊点块的通孔61，以便于通电连接。
131.最后，可以对蓝宝石衬底10进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管。
132.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。