半导体结构和半导体结构的制造方法与流程

本公开实施例属于半导体领域，具体涉及一种半导体结构和半导体结构的制造方法。

背景技术：

1、为提高半导体结构的集成度，可以在同一封装结构内放置一个以上的存储芯片。hbm(high bandwidth memory，高带宽内存)是一款新型的内存。以hbm为代表的存储芯片堆叠技术，将原本一维的存储器布局扩展到三维，即将很多个存储芯片堆叠在一起并进行封装，从而大幅度提高了存储芯片的密度，并实现了大容量和高带宽。

2、然而，随着堆叠层数的增加，hbm的性能有待提升。

技术实现思路

1、本公开实施例提供一种半导体结构和半导体结构的制造方法，至少有利于提高半导体结构的性能。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：基板，所述基板具有供电端口；存储模块，位于所述基板上；所述存储模块包括沿第一方向堆叠的存储芯片，所述第一方向平行于所述基板的上表面；每个所述存储芯片内具有供电信号线，多个所述存储芯片中的至少一者具有供电布线层，所述供电信号线与所述供电布线层电连接；所述供电布线层包括相连的第一布线层和第二布线层，所述第一布线层所在的平面垂直于所述基板的上表面；所述第二布线层位于所述存储芯片远离所述基板的表面；引线，与所述第二布线层相连；引线框架，与所述引线和所述供电端口相连。

3、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，制造方法包括：提供基板，所述基板具有供电端口；提供存储模块；所述存储模块包括沿第一方向堆叠的存储芯片；每个所述存储芯片内具有供电信号线，多个所述存储芯片中的至少一者具有供电布线层，所述供电信号线与所述供电布线层电连接；所述供电布线层包括相连的第一布线层和第二布线层，所述第一布线层所在的平面垂直于所述基板的上表面；所述第二布线层位于所述存储芯片远离所述基板的表面；将所述存储模块固定在所述基板上，且所述第一方向平行于所述基板的上表面；提供引线和引线框架，将所述引线与所述第二布线层相连；将所述引线框架与所述引线和所述供电端口相连。

4、本公开实施例提供的技术方案至少具有以下优点：多个存储芯片的堆叠方向平行于基板，因此，多个存储芯片的通信距离相同，从而利于统一通信延时，且提高运行速率。此外，存储芯片内的供电布线层可以将供电信号线引出至存储芯片外，从而实现有线供电。有线供电的稳定性、可靠性较高。此外，引线与引线框架相结合，从而提高连接方式的灵活性以及结构的强度。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述引线框架与所述存储模块在所述第一方向上排列。

3.根据权利要求2所述的半导体结构，其特征在于，所述存储模块最外两侧的所述存储芯片中的至少一者具有所述供电布线层；

4.根据权利要求3所述的半导体结构，其特征在于，所述存储模块最外两侧的所述存储芯片具有所述供电布线层；

5.根据权利要求4所述的半导体结构，其特征在于，

6.根据权利要求4所述的半导体结构，其特征在于，

7.根据权利要求1所述的半导体结构，其特征在于，所述引线框架包括多个间隔设置的框架条，所述框架条为电源框架条或接地框架条；所述电源框架条与所述接地框架条在第二方向上交替排列，所述第二方向平行于所述基板的上表面，且垂直于所述第一方向；

8.根据权利要求1所述的半导体结构，其特征在于，

9.根据权利要求8所述的半导体结构，其特征在于，

10.根据权利要求8所述的半导体结构，其特征在于，所述主体架在所述基板上表面的正投影位于所述支撑架在所述基板上表面的正投影内的中心位置。

11.根据权利要求9所述的半导体结构，其特征在于，

12.根据权利要求11所述的半导体结构，其特征在于，所述第一密封层远离所述基板的一侧具有凹槽，所述焊接架卡合在所述凹槽内。

13.根据权利要求1所述的半导体结构，其特征在于，还包括：逻辑芯片，位于所述基板的上表面与所述存储模块之间；

14.根据权利要求13所述的半导体结构，其特征在于，所述存储模块与所述逻辑芯片之间还具有粘结层或焊接层。

15.根据权利要求1所述的半导体结构，其特征在于，所述第二布线层在所述第一方向上的宽度与所述存储芯片在所述第一方向上的宽度之比为0.8～2。

16.一种半导体结构的制造方法，其特征在于，包括：

17.根据权利要求16所述的半导体结构的制造方法，其特征在于，包括：

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构和半导体结构的制造方法，半导体结构包括：基板，所述基板具有供电端口；存储模块，位于所述基板上；所述存储模块包括沿第一方向堆叠的存储芯片，所述第一方向平行于所述基板的上表面；每个所述存储芯片内具有供电信号线，多个所述存储芯片中的至少一者具有供电布线层，所述供电信号线与所述供电布线层电连接；所述供电布线层包括相连的第一布线层和第二布线层，所述第一布线层所在的平面垂直于所述基板的上表面；所述第二布线层位于所述存储芯片远离所述基板的表面；引线，与所述第二布线层相连；引线框架，与所述引线和所述供电端口相连。本公开实施例至少可以提高半导体结构的性能。

技术研发人员：庄凌艺,吕开敏
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/3/5