功率半导体器件及制造方法与流程

提供了一种功率半导体器件。进一步，提供了一种用于这种功率半导体器件的制造方法。

背景技术：

1、文献us 6 503 786 b2涉及一种具有不对称沟道结构以获得增强的线性操作能力的功率mos器件。

2、文献wo 2017/112276 a1公开了用于dram器件的非均匀栅极氧化物厚度。

3、文献us2007/0063269 a1描述了一种具有增加的短路能力的沟槽igbt。

4、文献us2016/0064550 a1涉及功率器件。

5、文献ep 1 248 300 a2、us2008/0166846 a1和us2016/0093719 a1涉及电子器件。

技术实现思路

1、本公开的实施例涉及一种表现出改善的电气行为的功率半导体器件。

2、这个目的通过独立权利要求中限定的一种功率半导体器件和一种用于这种功率半导体器件的制造方法来实现。示例性进一步发展构成了从属权利要求的主题。

3、在至少一个实施例中，功率半导体器件包括：

4、-半导体本体，该半导体本体具有第一导电类型的源极区和不同于第一导电类型的第二导电类型的阱区，并且阱区包括直接在源极区处开始的沟道区，

5、-栅极电极，该栅极电极布置在半导体本体处并分配给沟道区，以及

6、-栅极绝缘体，该栅极绝缘体直接在半导体本体和栅极电极之间，

7、其中栅极绝缘体沿着沟道区具有不均匀的厚度tox，使得沿着沟道区，栅极绝缘体在远离源极区的第一部分中最厚。

8、栅极电极通过栅极绝缘体与半导体本体绝缘。

9、根据至少一个实施例，至少一个栅极电极部分地或完全地布置在半导体本体中形成的至少一个沟槽中。至少一个沟槽以及因此所分配的栅极电极可以穿过阱区延伸到漂移区中，例如在背离半导体本体的顶侧的方向上。因此，至少一个栅极绝缘体也部分或完全位于所分配的沟槽中。因此，功率半导体器件可以是基于沟槽的器件。

10、否则，至少一个栅极电极和至少一个栅极绝缘体被施加在半导体本体的顶侧上。因此，顶侧可以是平面。

11、例如，至少一个源极区与所分配的栅极绝缘体直接接触和/或直接在所分配的沟道区处。第一导电类型例如是n导电的，并且因此至少一个源极区是n掺杂的。

12、根据至少一个实施例，至少一个沟道区也具有不同于第一导电类型的第二导电类型。第二导电类型例如是p导电的，以及因此至少一个沟道区是p掺杂的。可能的是，至少一个沟道区的最大掺杂浓度可能小于至少一个源极区的最大掺杂浓度。

13、根据至少一个实施例，半导体本体还包括漂移区，该漂移区也可以具有第一导电类型。例如，漂移区与栅极绝缘体直接接触和/或直接处于沟道区处。沿着背离半导体本体的顶侧的方向，漂移区可以位于半导体本体的沟道区和漏极区或集极区之间。例如，可选的沟槽可以终止于漂移区。

14、作为选项，半导体本体可以包括增强层。例如，增强层直接位于阱区和漂移区之间，并且可以具有比漂移区更高的最大掺杂浓度。增强层也可以具有第一导电类型。增强层可以作为空穴阻挡层工作，也就是说，它增强了源极侧附近的等离子体浓度，从而导致改善的vce-sat，而没有过多地增加eoff。附加地，增强层还有助于控制沟道区的长度，并使制造工艺引起的可变性最小化。例如，增强层的厚度至少为1μm和/或至多为5μm。

15、根据至少一个实施例，阱区从半导体本体的顶侧延伸到漂移区。沟道区是阱区的一部分，并且可以具有相同的掺杂浓度。在操作期间，电子在沟道区中沿着栅极绝缘体从源极区流到漂移区。沟道区具有在垂直于栅极绝缘体和阱区之间的界面的方向上的厚度，例如，在纳米范围内，示例性地为1nm至50nm。

16、根据至少一个实施例，功率半导体器件是金属-绝缘体-半导体场效应晶体管misfet、金属-氧化物-半导体场效应晶体管mosfet、或绝缘栅双极晶体管igbt、反向传导绝缘栅双极晶体管rc-igbt。

17、例如，半导体本体由硅(简称si)制成。然而，半导体本体可以可替代地由宽带隙半导体材料(如sic、ga2o3或gan)制成。

18、栅极绝缘体由可以是氧化物的任何电绝缘材料制成。例如，栅极绝缘体由以下材料中的至少一种制成：sio2、si3n4、al2o3、y2o3、zro2、hfo2、la2o3、ta2o5、tio2。因此，栅极绝缘体也可以被称为栅极氧化物。

19、根据至少一个实施例，功率半导体器件是功率器件。例如，功率半导体器件被配置用于至少0.2kv或至少0.6kv或至少1.2kv的最大电压。

20、例如在混合动力车辆或插电式电动车辆中，功率半导体器件例如是车辆中用于将来自电池或燃料电池的直流电转换为用于电动机的交流电的功率模块。而且，功率半导体器件可以是例如交通工具(如汽车)中的保险丝。

21、为了简化，在下文中仅提及一个沟道区和所分配的部件。如果存在多个沟道区和所分配的部件，下面描述的特征可以仅应用于沟道区和所分配的部件中的一个、多个或全部。

22、根据至少一个实施例，沿着沟道区的栅极绝缘体的厚度朝向漂移区单调或严格单调地增加。单调意味着厚度恒定或增加，以及严格单调意味着厚度朝向漂移区总是增加。

23、根据至少一个实施例，沿着沟道区，栅极绝缘体具有第一部分。第一部分可以远离源极区，并且因此可以靠近漂移区。例如，第一部分是沿着沟道区看的栅极绝缘体最厚部分。

24、根据至少一个实施例，第一部分的长度是沿着栅极绝缘体的沟道区的总长度的至少5％或至少10％或至少15％。可替代地或附加地，所述长度为最多40％或最多30％或最多25％。

25、根据至少一个实施例，栅极绝缘体具有第二部分，沿着沟道区看，该第二部分位于靠近源极区。沿着沟道区的栅极绝缘体可以由第二部分和第一部分组成。

26、根据至少一个实施例，栅极绝缘体沿着第二部分中的沟道区具有恒定厚度。也就是说，栅极绝缘体的唯一有意的厚度变化可以在第一部分中或者在第一部分和第二部分之间的边界处。

27、根据至少一个实施例，栅极绝缘体沿沟道区的厚度变化栅极绝缘体最大厚度的至少10％或至少20％或至少30％。例如，栅极绝缘体的剩余部分具有第一部分的厚度的至多70％或至多80％或至多90％的厚度。

28、根据至少一个实施例，沿着沟道区的栅极绝缘体的厚度以阶跃方式变化，使得沿着沟道区存在栅极绝缘体的厚度方面的一个或多个阶跃。否则，栅极绝缘体的厚度可能以连续无阶跃的方式变化。

29、根据至少一个实施例，栅极绝缘体具有多层形式，使得栅极绝缘体包括至少两个子层。否则，栅极绝缘体具有单层形式，并且只包括一层。如果存在多个子层，子层可以由不同的材料制成和/或可以具有不同的介电常数。子层可以直接在彼此之上。可能的是，子层具有不同的大小，使得子层可以不一致地布置。也可能的是，子层具有不同的厚度，可替代地子层全部具有相同的厚度。

30、根据至少一个实施例，沟道区沿着栅极绝缘体具有非均匀沟道掺杂分布。例如，沟道区中的掺杂浓度na在第一部分中最大，并且因此在第二部分中最小。例如，沟道区中的掺杂浓度na在距半导体本体的顶侧至少0.5μm或至少1.5μm的深度处最大。沿着栅极绝缘体看，所述最大掺杂浓度na也可以在距源极区至少0.5μm或至少1.5μm的距离处。所述最大值可以位于阱区内。因此，所述最大值通过外延生长而不是通过离子注入实现。

31、根据至少一个实施例，栅极电极沿着沟道区具有非均匀栅极电极功函数分布，使得栅极电极的阈值电压在第一部分中最高。因此，远离源极区的第一部分中的栅极电极的功函数φm对于具有p型掺杂阱区以及因此具有p型掺杂沟道区的器件最大，而对于具有n型掺杂阱区以及因此具有n型掺杂沟道区的器件最小。

32、根据至少一个实施例，栅极绝缘体沿着沟道区具有非均匀栅极介电常数分布，使得栅极绝缘体的相对介电常数在远离源极区的沟道区的第一部分中最低。

33、根据至少一个实施例，存在非均匀厚度分布以及非均匀沟道掺杂分布和/或非均匀栅极电极功函数分布和/或非均匀栅介电常数分布。也就是说，非均匀栅极绝缘体厚度分布可以与非均匀沟道掺杂分布、非均匀栅极电极功函数分布或非均匀栅介电常数分布相结合，或者与非均匀沟道掺杂分布、非均匀栅极电极功函数分布和非均匀栅介电常数分布中的两个相结合，或者与所有三个其它非均匀分布相结合。

34、根据至少一个实施例，功率半导体器件被配置为使得例如饱和电流和短路电流两者减小，而集电极-发射极饱和电压vce-sat以及因此通态损耗可以保持不受影响。由于与类似设置的沿着沟道区具有恒定厚度的栅极绝缘体的参考半导体器件相比，栅极绝缘体的非均匀厚度分布(其中厚度沿着沟道区在栅极绝缘体的第一部分中增加，而在剩余部分中减小)，这可能是真实的。

35、附加地提供了一种用于制造功率半导体器件的方法。借助于该方法，如结合上述实施例中的至少一个所指示的那样制造功率半导体器件。因此，对于该方法也公开了功率半导体器件的特征，反之亦然。

36、在至少一个实施例中，用于制造功率半导体器件的方法特别地以所陈述的顺序包括以下步骤：

37、-提供半导体衬底，以及

38、-将至少一个半导体层外延生长到所述半导体衬底上。

39、例如，半导体衬底包括漂移区的至少一部分。

40、例如，至少一个外延生长的半导体层包括阱区和源极区。