半导体结构及存储器的制作方法

本公开实施例涉及半导体，尤其涉及一种半导体结构及存储器。

背景技术：

1、动态随机存储器(dynamic random access memory，简称dram)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

2、动态随机存储器通常包括多个有源区以及用于分隔各个有源区的浅沟槽隔离结构(shallow trench isolation，简称sti)，其中，各个有源区上设置有半导体器件，例如晶体管。

3、随着半导体结构的集成度不断提高，各半导体器件之间间距越来越小，进而致使热电子诱导穿通效应(hot electron induced punch-through，简称heip)越来越严重，降低半导体结构的性能。

技术实现思路

1、鉴于上述问题，本公开实施例提供一种半导体结构及存储器，用于降低因热电子诱导穿通效应引起的泄露电流，提高半导体结构的性能。

2、本公开实施例的第一方面提供一种半导体结构，其包括：有源区和设置在所述有源区上的栅极，所述有源区包括源极区、漏极区和被所述栅极覆盖的沟道区，所述源极区和所述沟道区之间具有第一交界线段；

3、所述沟道区包括第一沟道区和第二沟道区；所述沟道区包括第一沟道区和第二沟道区；所述第一沟道区沿第一方向延伸，所述源极区和所述漏极区位于所述第一沟道区在第二方向上的相对两侧，所述第二方向与所述第一方向相互交叉；

4、在所述源极区和所述漏极区之间沿所述第二方向平移所述第一交界线段的情况下，所述第一交界线段经过的区域为所述第一沟道区；

5、至少部分所述第二沟道区位于所述第一沟道区在所述第一方向的外侧。

6、在一些实施例中，所述半导体结构还包括衬底和隔离结构，所述隔离结构在所述衬底中定义出所述有源区，所述沟道区与所述隔离结构之间具有第二交界线段，所述第二交界线段的长度大于所述第一沟道区在所述第二方向上的长度。

7、在一些实施例中，所述第二沟道区位于所述第一沟道区在所述第一方向上的每一侧，所述隔离结构与所述第一沟道区和所述第二沟道区均相接。

8、在一些实施例中，在所述第二沟道区位于所述第一沟道区在第一方向上的每一侧，所述隔离结构仅与所述第二沟道区相接，而不与所述第一沟道区相接。

9、在一些实施例中，所述栅极包括沿第一方向延伸的第一栅极部；

10、所述第一沟道区位于所述第一栅极部正下方，

11、所述第二沟道区包括位于所述第一栅极部正下方的第一子区和第二子区，所述第一子区和所述第二子区位于所述第一沟道区在所述第一方向上的相对两侧。

12、在一些实施例中，所述第一子区的面积与所述第二子区的面积相等，且所述第二沟道区的面积小于所述第一沟道区的面积。

13、在一些实施例中，在所述第一方向上，所述第二沟道区的尺寸与所述第一沟道区的尺寸的比值为0.05-0.2。

14、在一些实施例中，第二沟道区的平面形状包括矩形、半圆形、三角形或者不规则形状中任意一个。

15、在一些实施例中，所述栅极还包括第二栅极部，在所述第二栅极部位于所述第一栅极部在所述第二方向上的至少一侧；

16、所述第二栅极部包括第一子栅极部和第二子栅极部，所述第一子栅极部和第二子栅极部沿第一方向间隔设置。

17、在一些实施例中，所述第二栅极部位于所述第一栅极部在所述第二方向的一侧；

18、所述第二栅极部和所述漏极区位于所述第一栅极部的同一侧。

19、在一些实施例中，所述第二栅极部位于所述第一栅极部在所述第二方向上的两侧；

20、其中一个所述第二栅极部和所述漏极区位于所述第一栅极部的同一侧；

21、另一个所述第二栅极部和所述源极区位于所述第一栅极部的同一侧。

22、在一些实施例中，所述第二沟道区还包括第三子区，所述第三子区位于所述第二栅极部正下方，且所述第三子区位于所述第一沟道区在第二方向上的至少一侧。

23、在一些实施例中，所述第二方向与所述第一方向相互垂直

24、在一些实施例中，所述沟道区具有平行于所述第二方向的对称轴。

25、本公开实施例的第二方面提供一种存储器，其包括：上述第一方面所述的半导体结构。

26、本公开实施例所提供的半导体结构及存储器中，沟道区包括第一沟道区和第二沟道区，第一沟道区沿第一方向延伸，并位于源极区和漏极区之间；至少部分第二沟道区位于第一沟道区在第一方向的外侧，也就是说，第二沟道区凸出于源极区和漏极区。如此，可以增加沟道区与浅沟槽隔离结构的界面长度，并使得第二沟道区远离第一沟道区的外轮廓用作电荷迁移的路径，以此增加电荷迁移的路径和电荷迁移的难度，进而降低因热电子诱导穿通效应引起的泄露电流，进而提高了半导体结构的性能。

27、除了上面所描述的本公开实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本公开实施例提供的半导体结构及存储器所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

技术特征：

1.一种半导体结构，其特征在于，包括有源区和设置在所述有源区上的栅极，所述有源区包括源极区、漏极区和被所述栅极覆盖的沟道区，所述源极区和所述沟道区之间具有第一交界线段；

2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括衬底和隔离结构，所述隔离结构在所述衬底中定义出所述有源区，所述沟道区与所述隔离结构之间具有第二交界线段，所述第二交界线段的长度大于所述第一沟道区在所述第二方向上的长度。

3.根据权利要求2所述的半导体结构，其特征在于，所述第二沟道区位于所述第一沟道区在所述第一方向上的每一侧，所述隔离结构与所述第一沟道区和所述第二沟道区均相接。

4.根据权利要求2所述的半导体结构，其特征在于，在所述第二沟道区位于所述第一沟道区在第一方向上的每一侧，所述隔离结构仅与所述第二沟道区相接，而不与所述第一沟道区相接。

5.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述栅极包括沿第一方向延伸的第一栅极部；

6.根据权利要求5所述的半导体结构，其特征在于，所述第一子区的面积与所述第二子区的面积相等，且所述第二沟道区的面积小于所述第一沟道区的面积。

7.根据权利要求6所述的半导体结构，其特征在于，在所述第一方向上，所述第二沟道区的尺寸与所述第一沟道区的尺寸的比值为0.05-0.2。

8.根据权利要求7所述的半导体结构，其特征在于，第二沟道区的平面形状包括矩形、半圆形、三角形或者不规则形状中任意一个。

9.根据权利要求5所述的半导体结构，其特征在于，所述栅极还包括第二栅极部，在所述第二栅极部位于所述第一栅极部在所述第二方向上的至少一侧；

10.根据权利要求9所述的半导体结构，其特征在于，所述第二栅极部位于所述第一栅极部在所述第二方向的一侧；

11.根据权利要求9所述的半导体结构，其特征在于，所述第二栅极部位于所述第一栅极部在所述第二方向上的两侧；

12.根据权利要求9-11任一项所述的半导体结构，其特征在于，所述第二沟道区还包括第三子区，所述第三子区位于所述第二栅极部正下方，且所述第三子区位于所述第一沟道区在第二方向上的至少一侧。

13.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述第二方向与所述第一方向相互垂直。

14.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述沟道区具有平行于所述第二方向的对称轴。

15.一种存储器，其特征在于，包括权利要求1-14任一项所述的半导体结构。

技术总结
本公开实施例提供一种半导体结构及存储器，涉及半导体技术领域，用于改善热电子诱导穿通效应的技术问题。该半导体结构包括有源区和设置在有源区上的栅极，有源区包括源极区、漏极区和被栅极覆盖的沟道区，源极区和沟道区之间具有第一交界线段；沟道区包括第一沟道区和第二沟道区；在源极区和漏极区之间沿第二方向平移第一交界线段的情况下，第一交界线段经过的区域为第一沟道区；至少部分第二沟道区位于第一沟道区在第一方向的外侧。本公开通过使至少部分第二沟道区位于第一沟道区在第一方向的外侧，以延长载流子迁移的路径，降低热电子诱导穿通效应。

技术研发人员：刘建磊
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/3/11