集成电路芯片封装件及其制造方法与流程

1.本技术的实施例涉及集成电路芯片封装件及其制造方法。


背景技术：

2.随着半导体技术的进步，对更高储存容量、更快处理系统、更高性能和更低成本的需求不断增加。为了满足这些需求，半导体行业不断缩小集成电路(ic)芯片中的半导体器件的尺寸，诸如金属氧化物半导体场效应晶体管(mosfet)，包括平面mosfet、鳍式场效应晶体管(finfet)和全环栅(gaa)fet。这种按比例缩小增加了制造ic芯片的复杂性和制造的ic芯片中故障检测的复杂性。


技术实现要素：

3.根据本技术的实施例的一个方面，提供了一种集成电路芯片封装件，包括：衬底，具有第一和第二表面；器件层，设置在衬底的第一表面上；第一互连结构，设置在器件层上，包括：故障检测线，设置在第一金属线层中并且被配置为发射指示器件层中存在或不存在缺陷的电信号或光信号，其中，故障检测线电连接到器件层；无金属区域，设置在故障检测线上；和金属线，在第一金属线层中与故障检测线相邻设置；以及第二互连结构，设置在衬底的第二表面上。
4.根据本技术的实施例的另一个方面，提供了一种集成电路芯片封装件，包括：第一衬底，具有第一表面和第二表面；器件层，设置在第一衬底的第一表面上；第一互连结构，设置在器件层上，包括：第一故障检测线，设置在第一金属线层中并且被配置为发射指示器件层的第一区域中存在或不存在缺陷的电信号或光信号；第二故障检测线，设置在第二金属线层中，并且被配置为发射指示器件层的第二区域中存在或不存在缺陷的电信号或光信号，其中，第一故障检测线和第二故障检测线彼此不重叠；和第一无金属区域和第二无金属区域，分别设置在第一故障检测线和第二故障检测线上；第二衬底，设置在第一互连结构上；以及第二互连结构，设置在第一衬底的第二表面上。
5.根据本技术的实施例的又一个方面，提供了一种制造集成电路芯片封装件的方法，包括：在第一衬底上形成器件层；在器件层上形成第一互连结构，其中，形成第一互连结构包括：在器件层上形成包括金属线的金属线层堆叠件；在金属线层堆叠件上形成故障检测线以发射指示器件层中存在或不存在缺陷的电信号或光信号，其中，故障检测线与第一互连结构的顶面之间的第一距离小于故障检测线与第一互连结构的底面之间的第二距离；和在故障检测线上形成无金属区域；在第一互连结构的顶面上接合第二衬底；在第一衬底中形成导电贯通孔；以及在第一衬底的第二表面上形成第二互连结构。
附图说明
6.当与附图一起阅读时，从以下详细描述中可以最好地理解本公开的各个方面。
7.图1a-图1g示出了根据一些实施例的具有故障检测线的ic芯片封装件的截面图和
俯视图。
8.图1h示出了根据一些实施例的ic芯片封装件中的标准单元电路。
9.图2a-图2c示出了根据一些实施例的ic芯片封装件中的器件层的透视图和截面图。
10.图3是根据一些实施例的用于制造具有故障检测线的ic芯片封装件的方法的流程图。
11.图4-图9示出了根据一些实施例的ic芯片封装件在其制造过程的各个阶段的截面图。
12.现在将参照附图描述说明性实施例。在附图中，类似的附图标记通常表示相同的、功能类似的和/或结构类似的元件。
具体实施方式
13.以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
14.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
15.注意，说明书中对“一个实施例”、“实施例”、“示例实施例”、“示例性”等的引用表示所描述的实施例可以包括特定部件、结构或特性，但每个实施例可能不一定包括特定的部件、结构或特性。此外，这些短语不一定指相同的实施例。此外，当结合实施例描述特定部件、结构或特性时，无论是否明确描述，结合其他实施例来实现这种部件、结构或特性都在本领域技术人员的知识范围内。
16.应当理解，本文中的措辞或术语是出于描述而非限制的目的，使得相关领域的技术人员应根据这里的教导可以解释本说明书的术语或措辞。
17.在一些实施方案中，术语“约”和“基本上”可以表示在值的5％范围内(例如，
±
1％、
±
2％、
±
3％、
±
4％、
±
5％的值)变化的给定量的值。这些值仅是示例而不是限制性的。术语“约”和“基本上”可以指相关领域技术人员根据本文的教导解释的值的百分比。
18.本文公开的鳍结构可以通过任何合适的方法来图案化。例如，可以使用一种或多种光刻工艺图案化鳍结构，包括双重图案化或多重图案化工艺。双重图案或多重图案工艺可以结合光刻和自对准工艺，从而允许创建具有例如比使用单个直接光刻工艺可获得的节距更小的节距的图案。例如，牺牲层形成在衬底上方并使用光刻工艺图案化。使用自对准工艺在图案化牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用剩余的间隔件来图案
化鳍结构。
19.ic芯片可以包括具有不同功能的层的编译，诸如互连结构、配电网络、逻辑芯片、存储器芯片、射频(rf)芯片等。ic芯片在制造过程中会发生变化，这可能会导致ic芯片的电子元件出现潜在的制造缺陷。当工艺室中的制造条件偏离理想条件时，可能会在电子元件的物理结构中引入异常，异常表现为ic芯片运行中的故障。故障检测系统可以用于对制造良率或ic芯片中半导体器件的操作状态检测故障并提供实时结果。
20.示例性故障检测系统可以包括检测器或传感器，检测器或传感器被配置为检测由ic芯片的器件层中的半导体器件的端子(例如，金属输出节点、源极接触结构和/或漏极接触结构)产生的信号。信号可以通过前侧或背侧互连结构(例如，背侧电网线)中的介电层(例如，层间介电(ild)层)和器件层上的半导体材料(例如，半导体衬底)传播，并从ic芯片的前侧或背侧发射。检测器可以放置在ic芯片的前侧或背侧处，并且配置为捕获和分析发射的信号。故障检测系统可以基于分析的信号识别ic芯片的一个或多个出故障的标准单元。
21.尽管由半导体器件的端子发射的信号可以通过ic芯片中的介电材料和半导体材料传播，但信号可能会被ic芯片的前侧和背侧上的前侧和背侧互连结构中的金属元件(例如，金属线或金属通孔)阻挡或阻碍，影响ic芯片中的实时故障检测。为了防止前侧或背侧互连结构中的金属元件阻挡信号，可以分别在前侧或背侧互连结构中形成与半导体器件的端子对齐的无金属区域。然而，按比例缩小器件和增加ic芯片中器件密度的持续趋势增加了制造具有与用于故障检测的半导体器件的端子对齐的无金属区域的前侧和背侧互连结构的挑战和复杂性。
22.本公开提供了在ic芯片的前侧互连结构中具有故障检测线的ic芯片的示例结构及其制造方法，以减小前侧互连结构中的无金属区域的体积面积。在一些实施例中，故障检测线可以是前侧互连结构中的金属线，并且可以通过其他金属线和前侧互连结构中的通孔电连接到ic芯片中的半导体器件(例如，gaa fet、finfet或mosfet)的端子。由故障检测线发出的信号代表由半导体器件的端子发出的信号，由用于监测半导体器件的故障的故障检测系统来检测。通过将故障检测点从器件层的半导体器件端子延伸到器件层上的前侧互连结构中的故障检测线，减少了通过ic芯片到故障检测系统的信号传播路径。由于前侧互连结构中的短信号传播路径，也可以减小前侧互连结构中无金属区域的体积面积。
23.图1a、图1d和图1f示出了根据一些实施例的ic芯片封装件100的不同截面图。在一些实施例中，ic芯片封装件100可以具有集成扇出(info)封装结构。在一些实施例中，ic芯片封装件100可以包括(i)ic芯片102，(ii)设置在ic芯片102的背侧表面上的介电层104，(iii)设置在介电层104中的再分布层(rdl)106，(iv)设置在介电层104上并与rdl 106电接触的金属接触焊盘108，以及(v)设置在金属接触焊盘108上的焊球110。在一些实施例中，ic芯片封装件100可以包括其他元件，诸如围绕ic芯片102的模制层和设置在模制层中并与ic芯片102相邻的导电贯通孔，为简单起见未示出。
24.在一些实施例中，rdl 106可以电连接到ic芯片102的器件层114(下文讨论)的半导体器件。rdl 106可以被配置为扇出ic芯片102，使得ic芯片102上的i/o连接件(未示出)可以重新分布到比ic芯片102更大的区域，因此增加了ic芯片102的i/o连接件的数量。在一些实施例中，焊球110可以通过金属接触焊盘108电连接到rdl106。在一些实施例中，焊球
110可以将ic芯片封装件100电连接到印刷电路板(pcb)。
25.在一些实施例中，rdl 106和金属接触焊盘108可以包括彼此类似或不同的材料。在一些实施例中，rdl 106和金属接触焊盘108可以包括金属(诸如铜和铝)、金属合金(诸如铜合金和铝合金)或其组合。在一些实施例中，rdl 106和金属接触焊盘108可以包括钛衬垫和铜填充物。钛衬垫可以设置在rdl 106和金属接触焊盘108的底面和侧壁上。在一些实施例中，介电层104可以包括介电层堆叠件。
26.将参考图1a-图1h和图2a-图2c描述ic芯片102。图1a、图1d和图1f示出了ic芯片102沿xz平面的截面图。在一些实施例中，ic芯片102可以在ic芯片102的不同xz平面或ic芯片102的相同xz平面的不同区域处具有图1a、图1d和图1f的不同截面图。在一些实施例中，ic芯片102可以在ic芯片102的不同xz平面或ic芯片102的相同xz平面的不同区域处具有图1a、图1d和图1f的三个不同截面图中的任意两个或三个。在一些实施例中，ic芯片102可以在ic芯片102的不同xz平面或ic芯片102的相同xz平面的不同区域处具有图1a、图1d和图1f的三个不同截面图中的任何一个。图1b-图1c示出了根据一些实施例的沿图1a的线a-a和沿xy平面的ic芯片102的不同俯视图。图1e示出了根据一些实施例的沿图1d的线d-d和沿xy平面的ic芯片102的俯视图。图1g示出了根据一些实施例的沿图1f的线f-f和沿xy平面的ic芯片102的俯视图。图1h示出了根据一些实施例的ic芯片102中的标准单元电路103。图2a-图2c示出根据一些实施例的图1a、图1d和图1f的区域101的放大图。图2a示出了根据一些实施例的区域101中的结构的透视图。图2b-图2c示出了根据一些实施例的沿图2a的线h-h的不同截面图，其具有为简单起见未在图2a中示出的附加结构。除非另有说明，否则图1a-图1h和图2a-图2c中具有相同注释的元件的讨论彼此适用。
27.在一些实施例中，ic芯片102可以包括(i)具有前侧表面112a和背侧表面112b的衬底112，(ii)设置在衬底112的前侧表面112a上的器件层114，(iii)设置在衬底112的背侧表面112b上的背侧互连结构116，(iv)设置在衬底112内的导电贯通孔118，(v)设置在背侧互连结构116的背侧表面上的钝化层120，(vi)设置在钝化层120内和背侧互连结构116的背侧表面上的导电焊盘122，(vii)设置在钝化层120和导电焊盘122上的应力缓冲层124，(vii)设置在应力缓冲层124内和导电焊盘122上的导电通孔126，(ix)设置在器件层114上的前侧互连结构128，以及(x)设置在前侧互连结构128上的衬底130。
28.在一些实施例中，衬底112和130可以是半导体材料，诸如硅、锗(ge)、硅锗(sige)、绝缘体上硅(soi)结构、其他合适的半导体材料和其组合。此外，衬底112可以掺杂有p型掺杂剂(例如硼、铟、铝或镓)或n型掺杂剂(例如磷或砷)。
29.在一些实施例中，器件层114可以包括半导体器件，诸如gaa fet(例如，图2b中所示的gaa fet 252)、finfet(例如，图2c中所示的finfet252)和mosfet。半导体器件可以通过导电贯通孔118电连接到背侧互连结构116，并且可以通过背侧互连结构116、导电焊盘122和导电通孔126电连接到rdl 106。在一些实施例中，如图1h所示，器件层114中的半导体器件可以形成标准单元电路103。在一些实施例中，标准单元电路103可以包括具有输入电路105a(例如，多路复用器电路)、触发器电路105b、时钟电路105c、输出电路105d和输出端子105e的逻辑电路。在一些实施例中，输出端子105e可以是半导体器件的源极/漏极接触结构(例如，图2b-图2c中所示的源极/漏极接触结构230)。在一些实施例中，可以从输出端子105e测量标准单元电路103的输出。在一些实施例中，可以由故障检测系统基于来自输出端
v5，但互连结构128可以具有任意数量的金属线层m1-m6和通孔层v1-v5。在一些实施例中，前侧互连结构128可以进一步包括蚀刻停止层(esl)138和ild层140。在一些实施例中，esl 138可以包括介电材料，诸如氧化铝(al
x
oy)、氮掺杂碳化硅(sicn)和介电常数在约4至约10之间的氧掺杂碳化硅(sico)。
35.在一些实施例中，ild层140可以包括介电常数低于氧化硅的介电常数(例如，介电常数在约2和约3.7之间)的低k(lk)或超低k(elk)介电材料。在一些实施例中，lk或elk介电材料可以包括碳氧化硅(sioc)、氮掺杂碳化硅(sicn)、碳氮氧化硅(siocn)或氧掺杂碳化硅。在一些实施例中，ild层140可以包括一层或多层具有小于约2(例如，从约1到约1.9)的低介电常数的绝缘碳材料。在一些实施例中，一层或多层绝缘碳材料可包括一层或多层介电常数为约1至约1.5的氟化石墨烯层，或可包括一层或多层氧化石墨烯层。
36.在一些实施例中，金属线层m1到m6可以分别包括导电金属线142-m1到142-m6。在一些实施例中，通孔层v1-v5可以包括导电通孔144。金属线142-m1到142-m6和导电通孔144可以电连接到电源和/或有源器件。金属线142-m1至142-m6和导电通孔144的布局是示例性的而非限制性的，并且金属线142-m1至142-m6和导电通孔144的其他布局变化在本公开的范围内。金属线142-m1至142-m6和导电通孔144的数量和布置可以不同于图1a-图1g所示的数量和布置。器件层114和前侧互连结构128之间的布线(也称为“电连接”)是示例性的而不是限制性的。在器件层114和前侧互连结构128之间可能存在在图1a-图1g的截面视图和俯视图中不可见的布线。在一些实施例中，金属线142-m1至142-m6和导电通孔144可以包括导电材料，诸如铜(cu)、钌(ru)、钴(co)、钼(mo)、cu合金(例如，cu-ru、cu-al或铜-锰(cumn))，以及任何其他合适的导电材料。在一些实施例中，金属线142-m1至142-m6沿z轴的厚度可以基本上彼此相等或不同。
37.参考图1a-图1c所示，在一些实施例中，前侧互连结构128可以包括金属线层m4中的故障检测线146a。图1b-图1c示出了根据一些实施例的沿图1a的线a-a的具有故障检测线146a和金属线142-m4到142-m6的前侧互连结构128的部分的不同俯视图。根据一些实施例，图1a的截面图可以沿图1b的线b-b或沿图1c的线c-c。为简单起见，图1b-图1c未示出金属线层m1-m3中的通孔144、esl 138、ild层140和金属线142-m1至142-m3。
38.在一些实施例中，故障检测线146a可以包括类似于金属线142-m1至142-m6的导电材料。在一些实施例中，故障检测线146a可以电连接到标准单元电路(例如，图1h中所示的标准单元电路103)的输出端子(例如，图1h中所示的输出端子105e)，以基于来自输出端的信号确定和监测标准单元电路中的半导体器件的操作状态和/或制造良率。在一些实施例中，器件层114中的多个标准单元电路可以以链式连接电连接(上面参考图1h描述)，并且故障检测线146a可以电连接到输出端子(例如，图1h所示的输出端子105e)的链式连接以监控多个标准单元电路中的半导体器件的操作状态和/或制造良率。
39.故障检测线146a可以通过下面的金属线(例如，金属线142-m1到142-m3)和通孔(例如，通孔层v1-v3中的通孔144)电连接到标准单元电路的输出端子。故障检测线146a发射的电信号和/或光信号代表标准单元电路的输出端子发射的电信号和/或光信号。在一些实施例中，电信号和/或光信号可以由故障检测系统(未示出)的故障检测器150(图1a中示出)检测，故障检测器150用于基于检测到的信号确定和监测标准单元电路中的半导体器件的操作状态和/或制造良率。基于由故障检测器150检测到的电信号和/或光信号，可以识别
器件层114中的标准单元电路中的任何出故障的半导体器件，并且可以由故障检测系统执行器件层114中的器件故障分析。
40.在一些实施例中，故障检测器150可以是配备有用于检测微波信号的锑化铟(insb)检测器的相机。在一些实施例中，故障检测器150可以是被配置为检测红外辐射的红外热成像相机。在一些实施例中，故障检测器150可以包括用于检测电信号和/或光信号并执行器件故障分析的激光电压探针(lsp)和/或发射显微镜(emmi)。
41.故障检测器150可以放置在ic芯片封装件100上方并面向互连结构128的顶侧表面128t，以捕获和分析由故障检测线146a发射的电信号和/或光信号。在一些实施例中，故障检测器150可以捕获从如图1b所示的故障检测线146a的故障检测区147a或从如图1c所示的故障检测线146a的故障检测区147b-147c发射的电信号和/或光信号。故障检测区147a-147c可以包括沿故障检测线146a的xy平面的顶部表面区，其未由设置在故障检测线146a上方的ic芯片封装件100的任何金属元件(例如，前侧互连结构128中的金属线和/或通孔)屏蔽或重叠。换言之，ic芯片封装件100的设置在故障检测区147a-147c上方并且与故障检测区147a-147c对齐的区域是无金属区域。在一些实施例中，ic芯片封装件100可以包括与故障检测区147a或147b对齐的无金属区域148a，如图1a所示。在一些实施例中，ic芯片封装件100可以进一步包括与故障检测区147c对齐的无金属区域(在图1a的截面图中不可见)。
42.无金属区域(例如，无金属区域148a)形成在故障检测区147a-147c上方，以允许电信号和/或光信号从故障检测线146a传播到故障检测器150。电信号和/或光信号可以通过介电层(例如，esl 138、ild层140)和半导体层(例如，衬底130)传播，但可以被金属元件(例如，前侧互连结构128中的金属线和/或通孔)阻挡，如果金属元件存在于故障检测线146a和故障检测器150之间的信号传播路径中。由于金属元件的这种信号阻挡，故障检测器150可能无法捕获从故障检测线146a的与金属线142-m5和142-m6重叠的部分发射的任何电信号和/或光信号，如图1a-图1c所示。
43.参考图1a-图1c所示，在一些实施例中，故障检测区147a-147c中的每个在xy平面中可以具有至少约20nm乘约20nm的表面面积。在一些实施例中，故障检测区147a-147c中的每个可以具有沿x轴至少约20nm的宽度x1。在一些实施例中，故障检测区147a、147b和147c可以具有沿y轴至少约20nm的各自的长度y1、y2和y3。在一些实施例中，故障检测区147a-147c的这些尺寸允许故障检测器150充分检测来自故障检测线146a的电信号和/或光信号。如果表面面积尺寸小于约20nm乘以约20nm、宽度x1如果低于约20nm并且长度y1-y3低于约20nm，则故障检测器150可能无法充分捕获来自故障检测线146a的电信号和/或光信号，从而导致由故障检测系统进行的器件层114中的半导体器件的器件故障分析不准确。
44.在一些实施例中，每个故障检测区147a-147c的表面面积在xy平面中的范围可以从约20nm乘约20nm到约100μm乘约100μm，或者上限可以基于布局设计规则。在一些实施例中，宽度x1的范围可以从约20nm到约100μm或者上限可以基于布局设计规则，并且长度y1、y2和y3的范围可以从约20nm到约100μm或者上限可以基于布局设计规则。在一些实施例中，如果表面面积尺寸大于20nm乘约20nm、宽度x1大于约20nm、长度y1-y3大于约20nm，则故障检测区147a-147c上无金属区域的体积面积增加，因此增加了ic芯片封装件100的尺寸和制造成本。
45.参考图1a-图1c所示，在一些实施例中，故障检测线146a可以与金属线层m4中的相
邻金属线金属线142-m4间隔开沿x轴至少约20nm的距离x2和x3以及沿y轴至少约20nm的距离y4，以防止故障检测器150从与故障检测线146a相邻的金属线捕获任何电信号和/或光信号。在一些实施例中，距离x2、x3和y4的范围可以从约20nm到约100μm，或者上限可以基于布局设计规则。在一些实施例中，如果距离x2、x3和y4大于约20nm，则前侧互连结构128的尺寸增加，从而增加ic芯片封装件100的尺寸和制造成本。
46.虽然图1a-图1c示出了金属线层m4中的一个故障检测线146a，前侧互连结构128可以在相同金属线层中具有两个或更多个故障检测线，或者可以在不同金属中具有两个或更多个不重叠的故障检测线层。例如，参考图1d-图1g所示，除了金属线层m4中的故障检测线146a之外或者代替金属线层m4中的故障检测线146a，前侧互连结构128可以在金属线层m5中具有故障检测线146b和/或在金属线层m6中具有故障检测线146c。在一些实施例中，图1d和图1f的截面图可以在与图1a的xz平面不同的ic芯片102的xz平面处，或者可以在与图1a相同的xz平面的不同区域处。在一些实施例中，前侧互连结构128可以具有故障检测线146a、146b和146c并且它们可以彼此不重叠。在一些实施例中，前侧互连结构128可以在相应的金属线层m4、m5和m6中具有多于一个故障检测线146a、146b和146c。
47.在一些实施例中，故障检测线可以设置在前侧互连结构128的最顶部三个金属线层中，如金属线层m4中的故障检测线146a、金属线层m5中的故障检测线146b、以及金属线层m6中的故障检测线146c。故障检测线可以放置在前侧互连结构128的最顶部的三个金属线层中，以便由故障检测器150进行充分的信号检测和/或用于最小化制造具有故障检测线的前侧互连结构128的复杂性。
48.在一些实施例中，为了通过故障检测器150进行充分的信号检测，可以基于故障检测区147a和顶侧表面128t之间的沿z轴的距离y5小于故障检测区147a和底侧表面128b之间的沿z轴的距离y6标准，在金属线层m4中放置故障检测线146a。在一些实施例中，为了通过故障检测器150进行充分的信号检测，可以基于距离y5和距离y6之间的比率y5:y6为约1:2至约1:10的标准，在金属线层m4中放置故障检测线146a。
49.类似地，在一些实施例中，为了通过故障检测器150进行充分的信号检测，可以基于故障检测区147d和顶侧表面128t之间的沿z轴的距离y7小于故障检测区147d和底侧表面128b之间的沿z轴的距离y8的标准，在金属线层m5中放置故障检测线146b。在一些实施例中，为了通过故障检测器150进行充分的信号检测，可以基于距离y7和距离y8之间的比率y7:y8为约1:2至约1:10的标准，在金属线层m4中放置故障检测线146b。
50.参考图1d-图1e所示，在一些实施例中，故障检测线146b可以包括类似于金属线142-m1至142-m6的导电材料。图1e示出了根据一些实施例的具有沿图1d的线d-d的故障检测线146b和金属线142-m5到142-m6的前侧互连结构128的部分的俯视图。根据一些实施例，图1d的截面图可以沿图1e的线e-e。为简单起见，图1e未显示通孔144、esl 138、ild层140和金属线层m1-m4中的金属线142-m1至142-m4。
51.在一些实施例中，故障检测线146b可以通过下面的金属线(例如，金属线142-m1到142-m4)和通孔(例如，通孔层v1-v3中的通孔144)电连接到标准单元电路(例如，图1h中所示的标准单元电路103)的输出端子(例如，图1h中所示的输出端子105e)。在一些实施例中，故障检测线146b可以电连接到以链式连接电连接的器件层114中的多个标准单元电路的输出端子(例如，图1h中所示的输出端子105e)。
52.与故障检测线146a类似的，电信号和/或光信号从故障检测线146b的故障检测区147d(如图1e所示)发射并由故障检测器150检测。故障检测区147d可以包括沿故障检测线146b的xy平面的顶部表面区，其未由ic芯片封装件100的设置在故障检测线146b上方的任何金属元件(例如，前侧互连结构128中的金属线和/或通孔)屏蔽或重叠。换言之，ic芯片封装件100的设置在故障检测区147d上方并与故障检测区147d对齐的区域是无金属区域。在一些实施例中，ic芯片封装件100可以包括与故障检测区147d对齐的无金属区域148b，如图1d所示。与故障检测线146a类似的，无金属区域148b形成在故障检测区147d上方，以允许电信号和/或光信号从故障检测线146b传播到故障检测器150。由于金属元件的信号阻挡，故障检测器150可能无法捕获从故障检测线146b的与金属线142-m6重叠的部分发射的任何电信号和/或光信号，如图1d-图1e所示。
53.在一些实施例中，故障检测区147d在xy平面中可以具有至少约20nm乘约20nm的表面面积、沿x轴至少约20nm的宽度x4-x5，以及沿y轴至少约20nm的长度y9。在一些实施例中，故障检测区147d的这些尺寸允许故障检测器150充分检测来自故障检测线146b的电信号和/或光信号。低于表面面积、宽度x4-x5和长度y9的这些尺寸，故障检测器150可能无法充分捕获来自故障检测线146b的电信号和/或光信号，从而导致故障检测系统对器件层114中的半导体器件的器件故障分析不准确。在一些实施例中，故障检测区147d可以具有与故障检测区147a的表面面积、宽度x1和长度y1的尺寸范围类似的表面面积、宽度x4-x5和长度y9的尺寸范围。
54.在一些实施例中，故障检测线146b可以与金属线层m5中的相邻金属线142-m5沿x轴间隔至少约20nm的距离x6和x7，以及沿y轴间隔至少约20nm的距离y10和y11，以防止故障检测器150从与故障检测线146b相邻的金属线捕获任何电信号和/或光信号。在一些实施例中，故障检测区147d可以具有与故障检测区147a的距离x2、x3和y4的尺寸范围类似的距离x6、x7、y10和y11的尺寸范围。
55.参考图1f-图1g所示，在一些实施例中，故障检测线146c可以包括类似于金属线142-m1至142-m6的导电材料。图1g示出了根据一些实施例的具有沿图1f的线f-f的故障检测线146c和金属线142-m6的前侧互连结构128的部分的俯视图。根据一些实施例，图1f的截面图可以沿图1g的线g-g。为简单起见，图1g未显示通孔144、esl 138、ild层140和金属线层m1-m5中的金属线142-m1至142-m5。
56.在一些实施例中，故障检测线146c可以通过下面的金属线(例如，金属线142-m1到142-m5)和通孔(例如，通孔层v1-v3中的通孔144)电连接到标准单元电路(例如，图1h中所示的标准单元电路103)的输出端子(例如，图1h中所示的输出端子105e)。在一些实施例中，故障检测线146c可以电连接到以链式连接电连接的器件层114中的多个标准单元电路的输出端子(例如，图1h中所示的输出端子105e)。
57.与故障检测线146a类似的，电信号和/或光信号从故障检测线146c的故障检测区147e(如图1g所示)发射并由故障检测器150检测。故障检测区147e可以包括沿故障检测线146c的xy平面的顶部表面区，其未由ic芯片封装件100的设置在故障检测线146c上方的任何金属元件屏蔽或重叠。换言之，ic芯片封装件100的设置在故障检测区147e上方并与故障检测区147e对齐的区域是无金属区域。在一些实施例中，ic芯片封装件100可以包括与故障检测区147e对齐的无金属区域148c，如图1e所示。类似于故障检测线146a，无金属区域148c
形成在故障检测区147e方，以允许电信号和/或光信号从故障检测线146c传播到故障检测器150。
58.在一些实施例中，故障检测区147e可以在xy平面中具有至少约20nm乘约20nm的表面面积、沿x轴至少约20nm的宽度x8以及沿y轴至少约20nm的长度y12。在一些实施例中，故障检测区147e的这些尺寸允许故障检测器150充分检测来自故障检测线146c的电信号和/或光信号。低于表面面积、宽度x8和长度y12的这些尺寸，故障检测器150可能无法充分地捕获来自故障检测线146b的电信号和/或光信号，导致故障检测系统对器件层114中的半导体器件的器件故障分析不准确。在一些实施例中，故障检测区147e可以具有与故障检测区147a的表面区、宽度x1和长度y1的尺寸范围类似的表面区、宽度x8和长度y12的尺寸范围。
59.在一些实施例中，故障检测线146c可以与金属线层m6中的相邻金属线142-m6沿x轴间隔至少约20nm的距离x9和x10，以及沿y轴间隔至少约20nm的距离y13和y14，以防止故障检测器150从与故障检测线146c相邻的金属线捕获任何电信号和/或光信号。在一些实施例中，故障检测区147e可以具有与故障检测区147a的距离x2、x3和y4的尺寸范围类似的距离x9、x10、y13和y14的尺寸范围。
60.在一些实施例中，衬底130中的无金属区域148a-148c的部分可以是开口960，如图9所示。
61.在一些实施例中，故障检测线146a-146c用于故障检测和器件故障分析，并且可以不用于在器件层114中的器件之间和/或电源与器件层114的器件之间路由电信号。由故障检测线146a-146c发射的电信号和/或光信号指示器件层114中的器件中是否存在缺陷。在一些实施例中，故障检测线146a-146c可以电连接分别连接到第一、第二、第三标准单元电路的第一、第二和第三输出端子。第一、第二和第三标准单元电路可以在器件层114的不同区域处。
62.图2a示出了根据一些实施例的图1a、图1d和图1f的区域101中的器件层114中的fet 252和前侧互连结构128的金属线层m1的透视图。根据一些实施例，图2b-图2c示出了沿图2a的线j-j的不同截面图，其具有为简单起见未在图2a中示出的附加结构。除非另有说明，否则具有相同注释的图1a-图1h和图2a-图2c中元件的讨论彼此适用。为简单起见，前侧互连结构128的元件未在图2a中示出。在一些实施例中，fet 252可以代表n型fet 252(nfet 252)或p型fet 252(pfet 252)，并且除非另有说明，fet 252的讨论适用于nfet 252和pfet 252。在一些实施例中，fet 252可以形成在衬底112上并且可以包括设置在鳍结构206上的栅极结构212的阵列和设置在鳍结构106的未被栅极结构212覆盖的部分上的s/d区域210a-210c的阵列(s/d区域210a在图2a中可见；210a-210c在图2b-图2c中可见)。在一些实施例中，鳍结构206可以包括类似于衬底112的材料并且沿x轴延伸。在一些实施例中，fet 252可以进一步包括栅极间隔件214、sti区216、esl 217a-217c和ild层218a-218c。在一些实施例中，栅极间隔件214、sti区216、esl 217a和ild层218a-218b可以包括绝缘材料，诸如氧化硅、氮化硅(sin)、碳氮化硅(sicn)、碳氮氧化硅(siocn)和硅锗氧化物。
63.参考图2b，在一些实施例中，fet 252可以是gaa fet 252并且可以包括(i)s/d区域210a-210c，(ii)设置在s/d区域210a-210c的前侧表面上的接触结构230，(iii)设置在接触结构230上的通孔结构236，(iv)设置在鳍结构206上的纳米结构沟道区220，(v)围绕纳米结构沟道区220的栅极结构212，和(vi)设置在s/d区域210a和210c的背侧表面上的导电贯
通孔118。如本文所用，术语“纳米结构”将结构、层和/或区域定义为具有小于约100nm(例如约90nm、约50nm或约10nm)的水平尺寸(例如，沿x轴和/或y轴)和/或垂直尺寸(例如，沿z-轴)；小于约100nm的其他值也在本公开的范围内。在一些实施例中，fet 252可以是finfet252，如图2c所示。
64.在一些实施例中，纳米结构沟道区220可以包括与衬底112类似或不同的半导体材料。在一些实施例中，纳米结构沟道区220可以包括si、sias、磷化硅(sip)、sic、sicp、sige、硅锗硼(sigeb)、锗硼(geb)、硅锗锡硼(sigesnb)、iii-v半导体化合物或其他合适的半导体材料。尽管示出了纳米结构通道区域220的矩形截面，但是纳米结构通道区域220可以具有具有其他几何形状(例如，环形、椭圆形、三角形或多边形)的截面。围绕纳米结构沟道区220的栅极结构212的栅极部分可以通过内部间隔件213与相邻的s/d区域210a-210c电隔离。内部间隔件213可以包括绝缘材料，诸如sio
x
、sin、sicn、siocn等合适的绝缘材料。
65.每个栅极结构212可以包括(i)界面氧化物(io)层222，(ii)设置在io层222上的高k(hk)栅极介电层224，(iii)设置在hk栅极介电层224上的功函金属(wfm)层226，和(iv)设置在wfm层226上的栅极金属填充层228。io层222可以包括氧化硅(sio2)、氧化硅锗(sigeo
x
)、氧化锗(geo
x
)或其他合适的氧化物材料。hk栅极介电层224可以包括高k介电材料，诸如氧化铪(hfo2)、氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)、硅酸锆(zrsio2)和其他合适的高k介电材料。
66.对于nfet 252，wfm层226可以包括钛铝(tial)、钛铝碳化物(tialc)、钽铝(taal)、碳化钽铝(taalc)、al掺杂的ti、al掺杂的tin、al-掺杂的ta、掺杂al的tan、其他合适的al基导电材料或其组合。对于pfet252，wfm层226可以包括基本上不含铝(例如，没有铝)的钛基或钽基氮化物或合金，诸如氮化钛(tin)、氮化钛硅(tisin)、钛金(ti-au)合金、钛铜(ti-cu)合金、氮化钽(tan)、氮化钽硅(tasin)、钽金(ta-au)合金、钽铜(ta-cu)其他合适的基本上不含al导电材料或其组合。栅极金属填充层228可以包括导电材料，诸如钨(w)、ti、银(ag)、钌(ru)、钼(mo)、铜(cu)、钴(co)、al、铱(ir)、镍(ni)、金属合金、其他合适的导电材料及其组合。
67.对于nfet 252，每个s/d区域210a-210c可以包括外延生长的半导体材料，诸如si，以及n型掺杂剂，诸如磷和其他合适的n型掺杂剂。对于pfet 252，每个s/d区域210a-210c可以包括外延生长的半导体材料，诸如si和sige，以及p型掺杂剂，诸如硼和其他合适的p型掺杂剂。在一些实施例中，每个接触结构230可以包括(i)设置在每个s/d区域210a-210c内的硅化物层232和(ii)设置在硅化物层232上的接触插塞234。在一些实施例中，硅化物层132可以包括金属硅化物。在一些实施例中，接触插塞234可以包括导电材料，诸如钴(co)、钨(w)、钌(ru)、铱(ir)、镍(ni)、锇(os)、铑(rh)、铝(al)、钼(mo)、其他合适的导电材料及其组合。在一些实施例中，通孔结构236和导电贯通孔118可以包括导电材料，诸如ru、co、ni、al、mo、w、ir、os、cu和pt。接触结构230可以通过通孔结构236电连接到上覆金属线142-m1。在一些实施例中，s/d区域210a-210c可以通过导电贯通孔118电连接到背侧互连结构116。
68.图3是根据一些实施例的用于制造具有图1a中所示的截面图的ic芯片封装件100的示例方法300的流程图。出于说明的目的，将参照用于制造如图4-图9所示的ic芯片封装件100的示例制造工艺来描述图3所示的操作。图4-图9是根据一些实施例的在各个制造阶段的ic芯片封装件100的截面图。操作可以根据特定的应用以不同的顺序执行或不执行。应
该注意，方法300可能不会产生完整的ic芯片封装件100。因此，可以理解的是，可以在方法300之前、期间和之后提供附加的工艺，并且在此可能仅简要描述一些其他工艺。上面描述了具有与图1a-图1h和图2a-图2c中的元件相同的注释的图4-图9图中的元件。
69.参考图3，在操作305中，在衬底的前侧表面上形成器件层。例如，如图4所示，器件层114形成在衬底112*的前侧表面112a上。在一些实施例中，可以在器件层114中形成诸如gaa fet、finfet和mosfet的半导体器件。
70.参考图3，在操作310中，在器件层上形成前侧互连结构。例如，如图4所示，前侧互连结构128形成在器件层114上。前侧互连结构128的形成可以包括形成具有故障检测表面区147a或具有故障检测表面区147b-147c(图4中未示出)的故障检测线146a，故障检测表面区147a具有宽度x1和长度y1，如上面参考图1a-图1b所描述的，故障检测表面区147b-147c具有宽度x1和长度y2-y3，如以上参照图1a和图1c所描述的。前侧互连结构128的形成可以进一步包括形成与故障检测表面区147a或147b对齐的无金属区域448。无金属区域448可以是以上参照图1a-图1c描述的前侧互连结构128中的无金属区域148a的部分。
71.在一些实施例中，故障检测线146a的形成可以包括使用自动布局布线(apr)工具来扫描器件层114中的标准单元电路布局，并识别故障检测线146a将电连接到的标准单元电路(例如，标准单元电路103)的输出端子(例如，输出端子105e)。在一些实施例中，无金属区域448的形成可以包括使用apr工具确定其中可能不形成金属线和通孔的前侧互连结构128的区域。
72.参考图3，在操作315中，将衬底接合到前侧互连结构的顶侧表面。例如，如图5所示，衬底130接合到前侧互连结构128的顶侧表面128t。在一些实施例中，可以在衬底130上执行晶圆减薄工艺。
73.参考图3，在操作320中，在衬底中形成导电贯通孔。例如，如图6所示，导电贯通孔118形成在衬底112中。在一些实施例中，可以在衬底112*上执行晶圆减薄工艺以在形成导电贯通孔118之前形成衬底112。
74.参考图3，在操作325中，在衬底的背侧表面上形成背侧互连结构。例如，如图7所示，背侧互连结构116形成在衬底112的背侧表面112b上。
75.参考图3，在操作330中，在背侧互连结构上形成钝化层和导电焊盘。例如，如图8所示，钝化层120和导电焊盘122形成在背侧互连结构116上。在一些实施例中，钝化层120的形成可以包括在背侧互连结构116上沉积氧化物层并在氧化层上沉积氮化层。在一些实施例中，导电焊盘122的形成可以包括以下顺序操作：(i)利用光刻工艺和蚀刻工艺在钝化层120中形成开口(未示出)，(ii)在开口中沉积金属层(未示出)，以及(iii)利用光刻工艺和蚀刻工艺选择性地去除金属层的部分。
76.参考图3，在操作335中，在钝化层上形成应力缓冲层和导电通孔。例如，如图8所示，应力缓冲层124和导电通孔126形成在钝化层120上。在一些实施例中，导电通孔126的形成可以包括在钝化层120上沉积金属层(未示出)和导电焊盘122，并通过光刻工艺和蚀刻工艺选择性地去除金属层的部分。在一些实施例中，应力缓冲层124的形成可以包括在钝化层120和导电通孔126上沉积聚合物层(未示出)，以及在聚合物层上执行固化工艺。在一些实施例中，固化工艺可以在约250℃至约400℃的温度下进行约1小时至约4小时的持续时间。
77.参考图3，在操作340中，再分布层形成在应力缓冲层和导电通孔上。例如，如图8所
示，再分布层106形成在应力缓冲层124和导电通孔126上。在一些实施例中，可以在形成再分布层106之后形成接触焊盘108和焊球110。
78.参考图3，在操作345中，在衬底中形成开口。例如，如图9所示，在衬底130中形成开口960。在一些实施例中，可以不执行操作345。
79.本公开提供了在ic芯片(例如，ic芯片102)的前侧互连结构(例如，前侧互连结构128)中具有故障检测线(例如，故障检测线146a-146c)的ic芯片的示例结构及其制造方法(例如方法300)，以减小前侧互连结构中的无金属区域(例如，无金属区域148a-148c)的体积面积。在一些实施例中，故障检测线可以是前侧互连结构中的金属线并且通过前侧互连结构中的其他金属线和通孔电连接到ic芯片中的半导体器件(例如，gaa fet、finfet或mosfet)的端子(例如，输出端子105e)。由故障检测线发出的信号代表由半导体器件的端子发出的信号，并由用于监测半导体器件中的故障的故障检测系统的故障检测器(例如，故障检测器150)检测。通过将故障检测点从器件层(例如器件层114)中的半导体器件的端子延伸到器件层上的前侧互连结构中的故障检测线，减少了通过ic芯片到故障检测器的信号传播路径。由于前侧互连结构的短信号传播路径，可以减小前侧互连结构中无金属区域的体积面积。
80.在一些实施例中，集成电路芯片封装件包括：具有第一和第二表面的衬底、设置在衬底的第一表面上的器件层、设置在器件层上的第一互连结构和设置在第二表面上的第二互连结构的衬底。第一互连结构包括设置在第一金属线层中并且被配置为发射指示器件层中存在或不存在缺陷的电信号或光信号的故障检测线、设置在故障检测线是的无金属区域，以及在第一金属线层中与故障检测线相邻设置的金属线。
81.在一些实施例中，故障检测线包括与无金属区域对齐的故障检测区。
82.在一些实施例中，第一互连结构包括设置在第一金属线层上方的第二金属线层中的第二金属线，以及其中，故障检测线包括与无金属区域对齐的第一表面区和与第二金属线重叠的第二表面区。
83.在一些实施例中，故障检测线包括故障检测区，故障检测区具有至少约20nm乘约20nm的表面面积。
84.在一些实施例中，故障检测线与金属线间隔开至少约20nm的距离。
85.在一些实施例中，器件层包括具有源极/漏极区域和设置在源极/漏极区域上的接触结构的晶体管，以及其中，故障检测线电连接到接触结构。
86.在一些实施例中，第一互连结构还包括设置在故障检测线和器件层之间的金属线层堆叠件，以及其中，故障检测线通过设置在金属线层堆叠件中的多个金属线电连接到器件层。
87.在一些实施例中，故障检测线包括金属。
88.在一些实施例中，集成电路芯片封装件还包括设置在衬底中的导电贯通孔，以及其中，器件层通过导电贯通孔电连接到第二互连结构。
89.故障检测线与第一互连结构的顶面之间的第一距离小于故障检测线与第一互连结构的底面之间的第二距离。
90.在一些实施例中，结构包括：具有第一和第二表面的第一衬底、设置在第一衬底的第一表面上的器件层、设置在器件层上的第一互连结构、设置在第一互连上的第二衬底结
构、以及设置在第一衬底的第二表面上的第二互连结构。第一互连结构包括设置在第一金属线层中并且被配置为发射指示器件层的第一区域中存在或不存在缺陷的电信号或光信号的第一故障检测线，设置在第二金属线层中，并且被配置为发射指示器件层的第二区域中存在或不存在缺陷的电信号或光信号的第二故障检测线，以及分别设置在第一故障检测线和第二故障检测线上的第一和第二无金属区域。第一故障检测线和第二故障检测线彼此不重叠。
91.在一些实施例中，第一金属线层和第二金属线层由包括金属通孔的通孔层分开。
92.在一些实施例中，第一故障检测线和第二故障检测线中的每个都包括具有至少约20nm乘约20nm的表面面积的故障检测区。
93.在一些实施例中，第一金属线层是第一互连结构的最顶部金属线层。
94.在一些实施例中，第一金属线层是第一互连结构的三个最顶部金属线层中的一个。
95.在一些实施例中，第一故障检测线与第一互连结构的顶面之间的第一距离小于第一故障检测线与第一互连结构的底面之间的第二距离。
96.在一些实施例中，一种方法包括在第一衬底上形成器件层，在器件层上形成第一互连结构，在第一互连结构的顶面上接合第二衬底，在第一衬底中形成导电贯通孔，以及在第一衬底的第二表面上形成第二互连结构。形成第一互连结构包括：在器件层上形成包括金属线的金属线层堆叠件，在金属线层堆叠件上形成故障检测线以发射指示器件层中存在或不存在缺陷的电信号或光信号，在故障检测线上形成无金属区域。故障检测线与第一互连结构的顶面之间的第一距离小于故障检测线与第一互连结构的底面之间的第二距离。
97.在一些实施例中，形成故障检测线包括形成具有至少约20nm乘约20nm的表面面积的金属层。
98.在一些实施例中，形成故障检测线包括形成与相邻金属层间隔开至少约20nm的距离的金属层。
99.在一些实施例中，形成器件层包括形成全环栅晶体管。
100.上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。