一种W波段带变频模块的AIP封装的制作方法

一种w波段带变频模块的aip封装
技术领域
1.本发明涉及微波天线技术领域，具体涉及一种w波段带变频模块的aip封装。


背景技术：

2.传统的w波段aip封装中射频芯片的封装一般是wlcsp或裸片。为了兼容pcb的生产和焊接工艺，wlcsp封装的bga球一般较大，这导致w波段的射频信号在bga处失配严重，影响相控阵性能，甚至导致振荡等问题。
3.传统的w波段aip封装没有变频功能，w波段的射频信号需要直接在母板上传输，这对母板的板材性能和pcb工艺精度提出了很高的要求，母板设计难度更大、质量更不可控、成本更高，而受限于母板性能，w波段射频信号匹配差、传输损耗大。
4.传统的w波段aip封装要求较多层数保证布线、信号互联和足够载流。但受基板制作工艺限制，基板层数越多，良率越低，所以传统的w波段aip封装较多层数的要求使基板制造成本高。
5.在测试和使用的角度上，无变频架构的aip在使用时需要直接提供或处理w波段的射频信号，而w波段的设备价格昂贵且稀少，造成aip易用性差、可测试性差。
6.传统的w波段aip相控阵集成度低，一般只集成一个或几个多功能收发芯片，集成的多功能收发芯片又多是单通道或几个通道，导致aip通道数少，在组成256阵、1024阵或更大阵面时需要大量的aip单元，导致阵面面积大、结构复杂，同时又有母板设计难度大、成本高、可维修性差等问题，无法应用在需要大规模天线阵列的场合。


技术实现要素：

7.根据本公开的实施方式，提供了一种w波段带变频模块的aip封装。
8.该w波段带变频模块的aip封装包括：多功能芯片、功分芯片、封装基板和天线阵列；所述封装基板的顶层设置有所述天线阵列；所述封装基板的底层设置有所述多功能芯片与所述功分芯片；所述封装基板内部设有第一类同轴、第二类同轴和射频带状线；所述多功能芯片通过所述第一类同轴，途经所述射频带状线，连接所述第二类同轴，向所述天线阵列传递信号。
9.进一步的，所述天线阵列为以8x8的方式规则排列的天线单元形成的64通道的天线阵列。
10.进一步的，所述多功能芯片为四个，以2x2的方式规则排列；每个所述多功能芯片带有变频功能和收发功能，且集成16个收发共用通道，4个所述多功能芯片在aip内组链形成64通道阵面；
11.所述多功能芯片中央顺序排列设置有第一功分芯片、第二功分芯片和第三功分芯片；
12.所述第二功分芯片将bga球进入的中频和本振信号1分2，实现一次分路，一次分路后的中频和本振信号，再由左右的所述第一功分芯片和所述第三功分芯片2分4做二次分路
给4个所述多功能芯片。
13.进一步的，所述多功能芯片包括2个原版多功能芯片与2个镜像版多功能芯片。
14.进一步的，所述多功能芯片和所述功分芯片均为fc封装，通过硅基工艺制造完成。
15.进一步的，所述功分芯片内部包含两个覆盖c波段～x波段的宽带功分器。
16.进一步的，每个所述多功能芯片带有变频功能，所述变频功能为8次谐波混频，本振频率在x波段内，中频频率在c波段内，所述多功能芯片将c波段的中频信号上变频到w波段，或将w波段的射频信号下变频到c波段。
17.进一步的，所述封装基板共6层；l1-l3层贯通设置有所述第一类同轴，在l3层所述第一类同轴通过所述射频带状线与贯穿l3-l6层的所述第二类同轴连接；
18.所述天线阵列的天线馈电点与所述第二类同轴相连接；
19.射频信号由所述多功能芯片的收发通道焊盘经所述第一类同轴进入l3层，由所述射频带状线到达对应天线馈电点下方，通过所述第二类同轴由l3层最终到达对应天线馈电点。
20.应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
21.结合附图并参考以下详细说明，本公开各实施方式的上述和其他特征、优点及方面将变得更加明显。附图用于更好地理解本方案，不构成对本公开的限定在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
22.图1示出了能够在其中实现本公开的实施方式的aip封装的垂直架构示意图；
23.图2示出了能够在其中实现本公开的实施方式的aip封装的各层结构配置表；
24.图3示出了能够在其中实现本公开的实施方式的aip封装的底视图；
25.图4示出了能够在其中实现本公开的实施方式的aip封装的顶视图；
26.图5示出了能够在其中实现本公开的实施方式的aip封装l3层w波段射频带状线的布线图。
具体实施方式
27.为使本公开实施方式的目的、技术方案和优点更加清楚，下面将结合本公开实施方式中的附图，对本公开实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本公开一部分实施方式，而不是全部的实施方式。基于本公开中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施方式，都属于本公开保护的范围。
28.另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
29.需要说明的是，对于前述的各方法实施方式，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因
为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施方式均属于可选实施方式，所涉及的动作和模块并不一定是本公开所必须的。
30.本发明公开的w波段带变频模块的aip封装集成带变频功能的多功能芯片、可二次分路的功分芯片组、封装基板和天线阵列，解决了w波段及更高频段的aip相控阵射频传输损耗大、工艺难度大、成本高、易用性差的问题，避免了w波段aip母板的高设计难度和高工艺难度，具有集成度高、通道数多、成本低、可任意组阵的优点。
31.下面，参照图1、图2、图3、图4和图5对用于本发明的实施方式进行说明。但是，在没有特别记载的情形下，实施方式中记载的构成零件的尺寸、材质、形状以及其相对配置等并不构成对本发明范围的限定。
32.[结构配置]
[0033]
图1是本发明一个实施方式的aip封装的垂直架构示意图。如图1所示，本实施方式的aip封装包括:多功能芯片(1)、功分芯片(2)、封装基板(3)和天线阵列(4)。
[0034]
在本实施方式中，封装基板(3)共6层，l1层底部设置有多功能芯片(1)与功分芯片(2)，多功能芯片(1)的收发通道焊盘下方设置l1～l3层的第一类同轴(31)，w波段射频信号经此由芯片端进入l3层，同时在l3层设置射频带状线(32)，w波段射频信号经由射频带状线(32)到达对应天线馈电点下方，最后设置l3～l6层的第二类同轴(33)，w波段射频信号通过第二类同轴(33)由l3层带线最终到达天线馈电点，进而抵达设置于l6层顶部的天线阵列(4)。
[0035]
图2是本公开一个实施方式的aip封装的各层结构配置表。如图2所示，在本实施方式中，l1层设有多功能芯片(1)、功分芯片(2)、bga焊球(34)和数字信号布线。l2层为大面积地平面和电源平面。l3层设有w波段射频带状线(32)、中频和本振线、电源平面和大面积地平面。l4为大面积地平面。l5层为栅格状地平面，l6层为天线阵列(4)、隔离栅(42)。l1-l2层、l2-l3层、l4-l5层、l5-l6层间的介质为pp，l3-l4层间介质为core。
[0036]
在本实施方式中，封装基板底层植bga球(34)，作为与母板互连的接口，设置bga球(34)回流焊接后直径大于多功能芯片(1)和功分芯片(2)的高度，确保aip在焊接到母板上时定制芯片不会与母板发生干涉。
[0037]
图3是本发明一个实施方式的aip封装的顶视图。如图3所示，本实施方式的aip封装的天线阵列(4)为8x8的方式规则排列的天线单元(41)形成的64通道的天线阵列(4)。
[0038]
在本实施方式中，天线单元(41)间设置隔离栅(42)，隔离栅(42)上设置贯穿地孔。天线单元(41)的间距为2.1mm。
[0039]
在本实施方式中，aip封装整体尺寸为17mm x 17mm。
[0040]
图4为本发明一个实施方式的aip封装的底视图。如图4所示，本实施方式的aip封装底层设置有四个多功能芯片(1)以2x2的方式规则排列。每个多功能芯片(1)带有变频功能和收发功能，且集成16个收发共用通道(11)，4个多功能芯片(1)在aip封装内组链形成64通道阵面。
[0041]
在本实施方式中，多功能芯片(1)间的横向间隙内一字顺序排列设置有第一功分芯片(21)、第二功分芯片(22)和第三功分芯片(23)。第二功分芯片(22)可通过cpwg将bga球(34)进入的中频和本振信号1分2，实现一次分路，一次分路后的中频和本振信号再通过
cpwg由左右的第一功分芯片(21)和第三功分芯片(23)，2分4做二次分路给4个多功能芯片(1)。
[0042]
在本实施方式中，第一功分芯片(21)和第三功分芯片(23)横向放置，第二功分芯片(22)竖立放置。
[0043]
在本实施方式中，每个多功能芯片(1)带有变频功能，其变频功能为8次谐波混频，本振频率在x波段内，中频频率在c波段内，多功能芯片(1)可将c波段的中频信号上变频到w波段，或将w波段的射频信号下变频到c波段。
[0044]
在本实施方式中，封装基板(3)左右两边和中间共植6列bga球(34)，作为aip内电源、数字信号、本振、中频、地与母板相连的接口，其中本振和中频的bga球(34)放置在第二功分芯片(22)的上下两侧。
[0045]
在本实施方式中，多功能芯片包括2个原版多功能芯片(12)与2个镜像版多功能芯片(13)，其排列方式优选在2x2的规则排列中于对角设置同版本多功能芯片(1)。
[0046]
在本实施方式中，多功能芯片(1)和功分芯片(2)均为fc封装，通过硅基工艺制造完成。
[0047]
在本实施方式中，功分芯片(2)内部包含两个覆盖c波段～x波段的宽带功分器。
[0048]
在本实施方式中，多功能芯片(1)尺寸为4.8mm x 6.8mm，功分芯片(2)尺寸为0.6mm x 2.3mm。
[0049]
图5为本发明一个实施方式的封装基板(3)的l3层w波段射频带状线(32)的布线图。在本实施方式中，多功能芯片(1)的收发通道(11)布置于第一类同轴(31)之下，无需射频带状线可直接连接第一类同轴(31)，同时其收发通道(11)如图5所示布置。
[0050]
[工作状态]
[0051]
w波段aip处于发射状态时，第二功分芯片(22)将由bga球(34)进入的本振和中频信号1分2，实现一次分路，一次分路后的中频和本振信号再由第一功分芯片(21)和第三功分芯片(23)2分4，进行二次分路，分别进入4个多功能芯片(1)，于多功能芯片(1)上进行变频，然后将上变频产生的w波段信号由天线阵列(4)辐射出。
[0052]
w波段aip处于接收状态时，第二功分芯片(22)将由bga球(34)进入的本振信号1分2，实现一次分路，再由第一功分芯片(21)和第三功分芯片(23)2分4，进行二次分路，分别进入4个多功能芯片(1)，同时由天线阵列(4)接收到的w波段信号进入多功能芯片(1)，多功能芯片(1)做下变频，然后将下变频产生的中频信号由功分芯片(2)合路，从aip封装的中频引脚处输出。
[0053]
本具体实施方式公开的aip封装其结构设计有如下技术效果：
[0054]
在本实施方式中，将功分系统以三个配合使用的功分芯片(2)的形式放置在aip封装内，且功分芯片(2)内部包含2个覆盖c波段～x波段的宽带功分器，可为多功能芯片(1)的本振、中频信号提供1分4分路或4合1合路功能，因此即使提出的aip封装内存在4路本振和4路中频信号，在使用单个aip封装时，母板上也只需提供1路本振和1路中频信号，无需放置功分器，降低了母板的设计难度，减少母板生产成本，使用方便。
[0055]
在本实施方式中，aip封装内4个带收发功能和变频功能的多功能芯片(1)，变频功能为8次谐波混频，本振频率在x波段内，中频频率在c波段内，多功能芯片可将c波段的中频信号上变频到w波段，或将w波段的射频信号下变频到c波段。这两个过程都在本公开的aip
封装内实现，外部接口只需提供低频的本振和中频信号的传输路径，w波段的射频信号仅在aip的封装基板(3)内通过类同轴加射频带状线的方式传输，封装基板(3)薄且损耗正切小，因此信号传输路径短、损耗小。母板上只需传输频率较低的本振和中频信号，减轻了母板的设计压力，降低了对母板板材和工艺的要求，减少母板生产成本。
[0056]
在本实施方式中，多功能芯片(1)和功分芯片(2)，均为fc封装，芯片尺寸小、可提供的引脚数多，且bump尺寸小，从而导致射频失配更小。fc封装可直接在裸die焊盘上植球，球径更小，使射频信号传输损耗进一步减小。相比于裸片，fc封装在基板表层占用空间少，数字信号可在芯片bump间走线，可减轻布线压力，减少封装基板(3)的层数，进而可提高基板良率并降低成本。
[0057]
在本实施方式中，4个多功能芯片(1)包括2个原版芯片(12)与2个镜像版芯片(13)，整体呈左右对称布局，可以在很大程度上降低封装基板(3)的布局、布线难度，减少封装基板层数，降低成本。
[0058]
在本实施方式中，aip封装的封装基板(3)仅为6层，aip集成度高、通道数多、总功耗大，在满足数字信号互连和足够的载流能力要求下，减少了必要的基板层数，有较好的良率。
[0059]
在本实施方式中，多功能芯片(1)收发通道距天线馈电点距离近，布线时可用直接用直线连接，不会有布线交叉的情况，且在保持射频线布线距离短的同时，在相邻射频带状线间保留一定的间距，进而保证射频损耗小、隔离度好、一致性高。
[0060]
在本实施方式中，功分芯片(2)位于多功能芯片中央，本振和中频布线简单，且容易对称走线，实现等长，进而保证射频损耗小、隔离度好、一致性高。
[0061]
在本实施方式中，aip封装的外部射频接口是本振和中频，因此在使用和测试时无需使用价格昂贵的w波段设备，降低了使用成本，提升了易用性和可测试性。
[0062]
在本实施方式中，aip封装尺寸小，且天线阵列(4)的排列方式和间距充分考虑了组阵需求，排列后可组成256阵、1024阵或更大阵面。
[0063]
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，所述描述的模块的具体工作过程，可以参考前述方法实施方式中的对应过程，在此不再赘述。
[0064]
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
[0065]
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。