分腔屏蔽三维芯粒封装结构及工艺的制作方法

1.本发明涉及一种封装结构及工艺，尤其是一种分腔屏蔽三维芯粒封装结构及工艺。


背景技术：

2.随着系统io(输入/输出)数量不断增加，传统二维封装结构已无法满足要求，需要更高密度的三维堆叠封装结构。传统三维封装结构，受限于传统的封装工艺，无法满足极高密度的io需求，需要采用更为先进的封装工艺进行集成。
3.随着系统集成的密度越来越高，封装结构内的封装模块容易受到封装结构内其他模块以及封装结构外部的电磁辐射的影响，受到电磁辐射时，会影响整个封装结构的电性能，甚至会导致基于系统封装结构的器件失效。
4.为了减少电磁辐射影响，目前，一般采用直接加上金属盖的技术方案，而采用金属盖的技术手段需求的空间较大，导致总的结构尺寸较大。此外，由于受到工艺限制，现有封装结构中，一般无法有效实现侧面电磁辐射的屏蔽，导致抗电磁辐射的性能较差。


技术实现要素：

5.本发明的目的是克服现有技术中存在的不足，提供一种分腔屏蔽三维芯粒封装结构及工艺，其在实现高密度封装集成的情况下，能有效实现分腔屏蔽与侧面屏蔽，确保封装结构的电性能，与现有工艺兼容，安全可靠。
6.按照本发明提供的技术方案，所述分腔屏蔽三维芯粒封装结构，包括：
7.主芯片，包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；
8.芯粒组，包括若干芯粒，其中，芯粒组内的芯粒利用塑封层塑封在所述主芯片的第一主面，且塑封在塑封层内的芯粒与所述主芯片进行所需的互联；
9.分腔屏蔽结构，包括分腔屏蔽罩、若干用于将芯粒接地引出的芯粒接地引出结构以及若干埋设于塑封层内的分腔隔离墙，其中，
10.塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙将对应电连接芯粒的接地引出；
11.一芯粒接地引出结构与塑封层内的芯粒呈一一对应；
12.一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的分腔屏蔽罩电连接，以利用分腔隔离墙与分腔屏蔽罩配合在塑封层内分隔形成若干屏蔽腔；
13.分腔屏蔽罩同时覆盖塑封层以及主芯片相应的侧面，分腔屏蔽罩与芯粒接地引出结构电连接，且一芯粒接地引出结构与主芯片第二主面上相应的接地连接焊球电连接。
14.在主芯片的第一主面包括若干元件区，其中，
15.一芯粒与主芯片第一主面上相应的元件区键合连接，以使得所述芯粒与主芯片互联；
16.在主芯片内埋设有若干用于将元件面引出的元件面引出柱，元件面引出柱与主芯片第二主面上相应的元件引出焊球电连接。
17.所述芯粒接地引出结构包括设置于第一主面上的正面引出金属层、覆盖主芯片侧面的侧面引出金属层以及设置于第二主面上的背面引出金属层，其中，
18.正面引出金属层通过侧面引出金属层与背面引出金属层电连接，正面引出金属层与所正对应芯粒的接地电连接，接地连接焊球设置于背面引出金属层上；
19.分腔屏蔽罩覆盖于侧面引出金属层上，并与所述侧面引出金属层电连接。
20.所述正面引出金属层与侧面金属层为同一工艺步骤层。
21.一种分腔屏蔽三维芯粒封装工艺，用于制备上述封装结构，其中，所述封装工艺包括：
22.提供主芯片以及待与主芯片互联的芯粒组，其中，主芯片包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；
23.芯粒组包括若干待与主芯片互联的芯粒，与主芯片互联的芯粒利用塑封层塑封在主芯片的第一主面，其中，利用制备的芯粒接地引出结构将与主芯片互联芯粒的接地对应引出；
24.芯粒组内的芯粒与主芯片互联后，利用塑封层将芯粒塑封在主芯片的第一主面上，制备塑封层后，在所述塑封层内制备所需的分腔隔离墙；
25.制备得到分腔隔离墙后，制备分腔屏蔽罩，以利用所制备的分腔屏蔽罩与芯粒接地引出结构以及分腔隔离墙形成分腔屏蔽结构，其中，
26.对分腔屏蔽结构，塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙所述芯粒的接地引出；
27.一芯粒接地引出结构与塑封层内的芯粒呈一一对应；
28.一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的分腔屏蔽罩电连接，以利用分腔隔离墙与分腔屏蔽罩配合在塑封层内分隔形成若干屏蔽腔；
29.分腔屏蔽罩同时覆盖塑封层以及主芯片相应的侧面，分腔屏蔽罩与芯粒接地引出结构电连接；
30.在制备分腔屏蔽罩前或制备分腔屏蔽罩后，在主芯片的第二主面制备接地连接焊球，其中，接地连接焊球与相应的一芯粒接地引出结构电连接。
31.封装工艺为晶圆级工艺，基于晶圆级工艺制备芯粒接地引出结构时，工艺步骤包括：
32.提供晶圆，所述晶圆内包括用于形成主芯片的主芯片基体，其中，相邻的主芯片基体间利用一切割道分隔；
33.在晶圆的切割道进行沟槽刻蚀工艺，以制备得到所需的切割道沟槽，所述切割道沟槽的深度小于晶圆的厚度，切割道沟槽的槽口位于晶圆的正面；
34.在晶圆的正面进行所需的金属制备工艺，以制备得到所需的晶圆正面金属层，其中，晶圆正面金属层覆盖主芯片基体的正面，并覆盖切割道沟槽的侧壁与底壁；
35.将芯粒组内的芯粒与主芯片基体互联，并在与主芯片基体互联后，制备将芯粒组塑封在主芯片基体正面的晶圆塑封体；
36.在上述晶圆塑封体内制备所需的分腔隔离墙；
37.在制备得到分腔隔离墙后，利用一临时键合载板与晶圆塑封体键合连接；
38.利用临时键合载板的支撑，对主芯片基体的背面减薄，以在减薄后去除切割道沟槽槽底的晶圆正面金属层，利用覆盖切割道沟槽侧壁的晶圆正面金属层以及覆盖主芯片基体正面的晶圆正面金属层形成芯粒接地引出结构，且利用背面减薄的主芯片基体形成主芯片；
39.沿切割道对晶圆进行切割，以形成芯粒与主芯片互联的芯粒封装体。
40.制备分腔隔离墙时，对晶圆塑封体进行开槽工艺，以制备得到所需的分腔隔离墙孔；
41.在制备得到分腔隔离墙孔后，制备填充在所述分腔隔离墙孔内的分腔隔离墙，其中，制备分腔隔离墙的工艺包括电镀。
42.主芯片基体的正面与所形成主芯片的第一主面正对应，主芯片基体减薄后的背面用于形成主芯片的第二主面；
43.在主芯片的第一主面包括若干元件区，其中，
44.一芯粒与主芯片基体互联时，所述芯粒即与主芯片第一主面上相应的元件区键合连接；
45.在主芯片基体内埋设有若干用于将元件面引出的元件面引出柱，对利用沟槽工艺制备的切割道沟槽，所述切割道沟槽的槽底与元件面引出柱邻近主芯片基体减薄前背面的端部对应。
46.在对晶圆切割前，在晶圆的背面进行背面金属工艺，以在主芯片的第二主面形成背面引出金属层；
47.在背面金属工艺后，进行植球工艺，以制备得到接地连接焊球以及元件引出焊球，其中，
48.接地连接焊球焊接于相对应的背面引出金属层上，元件引出焊球与对应的元件面引出柱电连接。
49.对晶圆切割后，解除临时键合载板与塑封层的键合；
50.在解除临时键合载板与塑封层的键合连接后，进行分腔屏蔽罩工艺，以形成所需的分腔屏蔽罩。
51.本发明的优点：将芯粒堆叠在主芯片的正面，并与主芯片互联，以能实现高密度的封装，降低封装尺寸。芯粒与主芯片采用焊接键合连接，可缩短键合距离，满足高速高频的信号交互需求。利用分腔屏蔽结构能对芯粒的侧面以及主芯片的侧面进行电磁屏蔽，实现主芯片第一主面上不同芯粒间的分腔屏蔽，可有效屏蔽外界的电磁辐射，保护封装内信号交互的可靠性。整个工艺可基于晶圆级工艺，与现有工艺兼容，提高工艺的效率，降低工艺成本。
附图说明
52.图1为本发明三维芯粒封装结构的一种实施例示意图。
53.图2～图15为本发明基于晶圆级工艺制备得到图1中三维芯粒封装结构的一种具体实施工艺步骤图，其中，
54.图2为本发明晶圆的示意图。
55.图3为本发明晶圆内相邻两个主芯片基体利用切割道分隔的剖视图。
56.图4为本发明制备得到切割道沟槽后的剖视图。
57.图5为本发明制备得到晶圆正面金属层后的剖视图。
58.图6为本发明芯粒与主芯片基体键合互联后的剖视图。
59.图7为本发明制备得到塑封层后的剖视图。
60.图8为本发明制备得到分隔屏隔离柱后的剖视图。
61.图9为本发明制备得到分隔隔离柱后的剖视图。
62.图10为本发明与临时键合载板临时键合的剖视图。
63.图11为本发明对主芯片基体的背面减薄后的剖视图。
64.图12为本发明在晶圆的背面进行植球工艺后的剖视图。
65.图13为本发明沿切割道对晶圆进行切割后的剖视图。
66.图14为本发明得到芯粒封装体后的剖视图。
67.图15为本发明制备得到分腔屏蔽罩后的剖视图。
68.附图标记说明：1-主芯片、2-塑封层、3-芯粒、4-分腔屏蔽罩、5-分腔隔离墙、6-元件面引出柱、7-元件区、8-接地连接焊球、9-侧面引出金属层、10-元件引出焊球、11-元件引出焊球焊盘、12-晶圆、13-主芯片基体、14-切割道、15-切割道沟槽、16-晶圆正面金属层、17-分腔隔离墙孔、18-临时键合载板、19-背面引出金属层、20-正面引出金属层以及21-晶圆塑封体。
具体实施方式
69.下面结合具体附图和实施例对本发明作进一步说明。
70.在实现高密度封装集成的情况下，能有效实现分腔屏蔽与侧面屏蔽，确保封装结构的电性能，对分腔屏蔽三维芯粒封装结构，本发明的一种实施例中，包括：
71.主芯片1，包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；
72.芯粒组，包括若干芯粒3，其中，芯粒组内的芯粒3利用塑封层2塑封在所述主芯片1的第一主面，且塑封在塑封层2内的芯粒3与所述主芯片1进行所需的互联；
73.分腔屏蔽结构，包括分腔屏蔽罩4、若干用于将芯粒3接地引出的芯粒接地引出结构以及若干埋设于塑封层2内的分腔隔离墙5，其中，
74.塑封层2内一芯粒3的接地通过芯粒接地引出结构或分腔隔离墙5对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙5将对应电连接芯粒3的接地引出；
75.一芯粒接地引出结构与塑封层2内的芯粒3呈一一对应；
76.一分腔隔离墙5位于塑封层2内相邻的两个芯粒3间，且塑封层2内所有分腔隔离墙5与覆盖塑封层2上的分腔屏蔽罩4电连接，以利用分腔隔离墙5与分腔屏蔽罩4配合在塑封层2内分隔形成若干屏蔽腔；
77.分腔屏蔽罩4同时覆盖塑封层2以及主芯片1相应的侧面，分腔屏蔽罩4与芯粒接地引出结构电连接，且一芯粒接地引出结构与主芯片1第二主面上相应的接地连接焊球8电连接。
78.封装结构中，主芯片1可采用现有常用的形式，一般地，主芯片1具有第一主面以及
与第一主面正对应的第二主面，如主芯片1的第一主面为正面或元件面，主芯片1的第二主面为背面，本发明的实施例中，主芯片1的第一主面为元件面，主芯片1的第二主面为背面。
79.在主芯片1内包括若干元件区7，第一主面作为主芯片1的元件面时，则元件区7与主芯片1的第一主面对应，其中，元件区7与主芯片1的第一主面对应，具体是指元件区7位于第一主面内，或者从第一主面露出。在主芯片1内，元件区7的数量以及相对应的功能可根据实际应用场景选择确定，元件区7如可为电源供电、存储等功能区。主芯片1内的元件区7可相互独立，或者相互适配连接，元件区7之间的相互关系可根据实际需要选择。主芯片1以及主芯片1内的元件区7可采用现有常用的技术手段制备得到，具体以能制备得到所需的主芯片1为准。
80.为了能形成三维芯粒封装，还包括芯粒组，芯粒组内包括至少一个芯粒3，图1和图15中示出了芯粒组内包括两个芯粒3的实施情况，图中，两个芯粒3与主芯片1的第一主面相对应，两个芯粒3与主芯片1互联。两个芯粒3可为相同的芯粒，或两个不同的芯粒，芯粒3作为功能小芯片，具体功能可以根据实际需要选择。主芯片1内设置若干元件区7时，芯粒3与主芯片1的互联，具体是指与主芯片1内相应的元件区7适配电连接，所述互联，具体是指能进行所需的交互；互联的具体情况可根据实际需要选择，以能满足实际交互的需求为准。
81.图1和图15中，芯粒3与主芯片1第一主面上相应的元件区7直接键合连接，芯粒3与元件区7键合连接后，可有效减少芯粒3与主芯片1互联时信号长度，满足高频高速的交互需求。
82.芯粒3与主芯片1互联后，为了能提高芯粒3与主芯片1间互联时的可靠性，本发明的一种实施例中，利用分腔屏蔽结构进行分腔屏蔽，其中，分腔屏蔽结构至少包括分腔屏蔽罩4、芯粒连接引出结构以及若干分腔隔离墙5。
83.一般地，芯粒3以及主芯片1均具有接地需求，芯粒3与主芯片1可分别接不同的地，具体接地的情况可根据需要选择，以能满足实际应用场景需求为准。本发明的一种实施例中，芯粒3的接地，具体是指芯粒3的接地端，芯粒3接地端的数量可根据实际需要选择。
84.具体实施时，芯粒3的接地可通过芯粒接地引出结构或分腔隔离墙5对应电连接引出，但一芯粒接地引出结构与芯粒3呈一一对应，即一芯粒接地引出结构仅可用于一芯粒3的接地引出。对图1和图15所示的实施例中，由于芯粒组内为两个芯粒3，此时，包括两个芯粒接地引出结构，分腔隔离墙5不与任一芯粒3的接地电连接。当芯粒组内的芯粒3较多而无法通过芯粒接地引出结构进行引出接地时，可利用分腔隔离墙5进行引出接地。
85.分腔隔离墙5为金属柱，分腔隔离墙5制备于塑封层2内，分腔隔离墙5在塑封层2内的位置，以能有效实现两个芯粒3间的隔离为准。分腔隔离墙5在塑封层2内竖直状，分腔隔离墙5的长度不大于塑封层2的厚度，分腔隔离墙5的数量以能满足实现对芯粒3间的分隔为准。
86.由上述说明可知，分腔隔离墙5可与芯粒3的接地电连接、或与主芯片1的接地电连接，或者分腔隔离墙5与芯粒3以及主芯片1间处于非电连接状态。为了能形成屏蔽腔，分腔隔离墙5与分腔屏蔽罩4电连接，分腔屏蔽罩4位于塑封层2上，此时，分腔隔离墙5与分腔屏蔽罩4接触后电连接。
87.为了提高电磁屏蔽的可靠性，分腔屏蔽罩4同时覆盖塑封层2以及主芯片1相应的侧面，即此时，可利用分腔屏蔽罩4对主芯片1以及芯粒3相应的侧面进行电磁屏蔽。分腔屏
蔽罩4一般还需要与芯粒接地引出结构电连接，而一芯粒接地引出结构与主芯片1第二主面上相应的接地连接焊球8电连接。即当存在多个芯粒接地引出结构时，则需要利用多个接地连接焊球8分别与多个芯粒接地引出结构进行一一对应的电连接，以满足不同场景下的接地需求。
88.本发明的一种实施例中，所述芯粒接地引出结构包括设置于第一主面上的正面引出金属层20、覆盖主芯片1侧面的侧面引出金属层9以及设置于第二主面上的背面引出金属层19，其中，
89.正面引出金属层20通过侧面引出金属层9与背面引出金属层19电连接，正面引出金属层20与所正对应芯粒3的接地电连接，接地连接焊球8设置于背面引出金属层19上；
90.分腔屏蔽罩4覆盖于侧面引出金属层9上，并与所述侧面引出金属层9电连接。
91.图1和图15中示出了芯粒接地引出结构的一种实施例，其中，芯粒接地引出结构包括正面引出金属层20、侧面引出金属层9以及背面引出金属层19，具体实施时，所述正面引出金属层20与侧面金属层9可为同一工艺步骤层。
92.利用正面引出金属层20与芯粒3的接地正对应连接，以在连接后，通过侧面引出金属层9以及背面引出金属层19最终引出到接地连接焊球8。
93.侧面引出金属层9包覆主芯片1的侧面。分腔屏蔽罩4与主芯片1侧面相对应的区域，覆盖在侧面引出金属层9上，即分腔屏蔽罩4与侧面引出金属层9直接接触电连接。图1和图15中，分腔屏蔽罩4与正面金属层20以及背面引出金属层19间也处于接触电连接状态。
94.本发明的一种实施例中，在主芯片1内埋设有若干用于将元件面引出的元件面引出柱6，元件面引出柱6与主芯片1第二主面上相应的元件引出焊球10电连接。
95.由上述说明可知，芯粒3可与主芯片1交互，当主芯片1需与外部交互时，在主芯片1内可埋设若干元件面引出柱6，元件面引出柱6的一端与主芯片1第一主面上的元件区7对应电连接，元件面引出柱6的另一端与主芯片1从第二主面露出，从而便于与主芯片1第二主面上的元件引出焊球10电连接。图1和图15中，在主芯片1的第二主面上设置元件引出焊球焊盘11，元件引出焊球焊盘11与元件面引出柱6与主芯片1第二主面的端部接触电连接，元件引出焊球10设置于元件引出焊球焊盘11上，通过元件引出焊球焊盘11与元件面引出柱6电连接。当然，主芯片1还可以采用其他常用的引出形式，具体可以根据需要选择，以能满足引出为准。
96.对上述的三维芯粒封装结构，可通过分腔屏蔽三维芯粒封装工艺制备得到，本发明的一种实施例中，所述封装工艺包括：
97.提供主芯片1以及待与主芯片1互联的芯粒组，其中，主芯片1包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；
98.芯粒组包括若干待与主芯片1互联的芯粒3，与主芯片1互联的芯粒3利用塑封层2塑封在主芯片1的第一主面，其中，利用制备的芯粒接地引出结构将与主芯片1互联芯粒3的接地对应引出；
99.芯粒组内的芯粒3与主芯片1互联后，利用塑封层2将芯粒3塑封在主芯片1的第一主面上，制备塑封层2后，在所述塑封层2内制备所需的分腔隔离墙5；
100.制备得到分腔隔离墙5后，制备分腔屏蔽罩4，以利用所制备的分腔屏蔽罩4与芯粒接地引出结构以及分腔隔离墙5形成分腔屏蔽结构，其中，
101.对分腔屏蔽结构，塑封层2内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙5对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙5所述芯粒3的接地引出；
102.一芯粒接地引出结构与塑封层2内的芯粒3呈一一对应；
103.一分腔隔离墙5位于塑封层2内相邻的两个芯粒3间，且塑封层2内所有分腔隔离墙5与覆盖塑封层2上的分腔屏蔽罩4电连接，以利用分腔隔离墙5与分腔屏蔽罩4配合在塑封层2内分隔形成若干屏蔽腔；
104.分腔屏蔽罩4同时覆盖塑封层2以及主芯片1相应的侧面，分腔屏蔽罩4与芯粒接地引出结构电连接；
105.在制备分腔屏蔽罩4前或制备分腔屏蔽罩4后，在主芯片1的第二主面制备接地连接焊球8，其中，接地连接焊球8与相应的一芯粒接地引出结构电连接。
106.主芯片1、芯粒3以及分腔屏蔽结构的具体情况可以参考上述说明，具体制备工艺可根据选择，以能满足制备得到上述所需的三维芯粒封装结构为准。图2～图15中示出了基于晶圆级工艺制备的工艺过程步骤图，下面对基于晶圆级的工艺步骤进行详细说明。
107.本发明的一种实施例中，封装工艺为晶圆级工艺，基于晶圆级工艺制备芯粒接地引出结构时，工艺步骤包括：
108.提供晶圆12，所述晶圆12内包括用于形成主芯片1的主芯片基体13，其中，相邻的主芯片基体13间利用一切割道14分隔；
109.在晶圆12的切割道14进行沟槽刻蚀工艺，以制备得到所需的切割道沟槽15，所述切割道沟槽15的深度小于晶圆12的厚度，切割道沟槽15的槽口位于晶圆12的正面；
110.在晶圆12的正面进行所需的金属制备工艺，以制备得到所需的晶圆正面金属层16，其中，晶圆正面金属层16覆盖主芯片基体13的正面，并覆盖切割道沟槽15的侧壁与底壁；
111.将芯粒组内的芯粒3与主芯片基体13互联，并在与主芯片基体13互联后，制备将芯粒组塑封在主芯片基体13正面的晶圆塑封体21；
112.在上述晶圆塑封体21内制备所需的分腔隔离墙5；
113.在制备得到分腔隔离墙5后，利用一临时键合载板与晶圆塑封体21键合连接；
114.利用临时键合载板18的支撑，对主芯片基体13的背面减薄，以在减薄后去除切割道沟槽15槽底的晶圆正面金属层16，利用覆盖切割道沟槽15侧壁的晶圆正面金属层16以及覆盖主芯片基体13正面的晶圆正面金属层16形成芯粒接地引出结构，且利用背面减薄的主芯片基体13形成主芯片1；
115.沿切割道14对晶圆12进行切割，以形成芯粒3与主芯片1互联的芯粒封装体。
116.图2中示出了所提供晶圆12的示意图，为了提高绝缘的可靠性，晶圆12可采用高阻硅或者三五族半导体材料，晶圆12的材料可根据实际需要选择，以能满足实际的应用需求为准。在晶圆12上，可利用本技术领域常用的技术手段制备得到若干主芯片基体13，其中，利用主芯片基体13用于形成主芯片1，因此，主芯片基体13需要具备主芯片1的功能，图3～13中，示出了主芯片基体13内需包括元件区7以及元件面引出柱6，元件区7、元件面引出柱6的情况可参考上述说明，具体在晶圆12上制备元件区7以及元件面引出柱6工艺等可根据实际需要选择。
117.图2中，主芯片基体13在晶圆12上呈阵列分布，为了便于工艺，任意相邻的两个主芯片基体13之间利用切割道14分隔，切割道14的分布以及作用均与现有相一致，图3中示出了切割道14与两个相邻主芯片基体13的位置关系。
118.图4中，对晶圆12进行选择性地掩蔽和刻蚀，以在切割道14的区域利用沟槽刻蚀工艺，以能制备得到切割道沟槽15，切割槽沟槽15的深度小于晶圆12的厚度，即切割道沟槽15不穿通晶圆12。切割道沟槽15的槽口位于晶圆12的正面，即沟槽刻蚀工艺位于晶圆12的正面，晶圆12的正面与主芯片1的第一主面正对应。图4中，切割道沟槽15的槽底与图4中元件面引出柱6邻近晶圆12背面的端部对应，其中，与元件面引出柱6的端部对应，具体是指切割道沟槽15的槽底与元件面引出柱6的端部相一致，或者邻近元件面引出柱6端部的高度具有一个较小的高度差，所述高度差的具体情况可根据需要选择，以能满足实际的工艺等为准。
119.图5中，在制备得到切割道沟槽15后，在晶圆12的正面进行金属制备工艺，所进行的金属制备工艺可为金属淀积、溅射等工艺形式，具体工艺可根据需要选择，以能制备所需的晶圆正面金属层16为准。图5中，制备的晶圆正面金属层16除了覆盖主芯片基体13的正面，还覆盖邻近一主芯片基体13的切割道沟槽15内。覆盖于主芯片基体13正面的晶圆正面金属层16用于实现对芯粒3接地的电连接引出，因此，晶圆12上的晶圆正面金属层16为非连续，具体以能实现将芯粒3的接地电连接引出为准。一般地，晶圆正面金属层16的厚度远小于切割道沟槽15的深度，晶圆正面金属层16仅覆盖切割道沟槽15的侧壁以及底壁。
120.由于芯粒3需与主芯片1互联，因此，晶圆正面金属层16与主芯片基体13相应的元件区7对应连接。图5中，在正面金属工艺中，还制备得到正面焊盘，所述正面焊盘位于主芯片基体13的正面，利用正面焊盘与主芯片基体13的元件区7适配电连接。
121.图6中，将芯粒3与主芯片基体13互联，一般地，芯粒3具有芯粒端子，将芯粒3的芯粒端子与主芯片基体13上相对应的正面焊盘正对准焊接键合，即实现芯粒3与主芯片基体13间的互联。芯粒3与主芯片基体13间对准键合连接后的互联形式，可采用本技术领域常用的工艺，具体以能满足芯粒3与主芯片基体13间的键合连接为准。由上述说明可知，当芯粒3与主芯片基体13键合连接后，利用晶圆正面金属层16可实现将芯粒3的接地引出。
122.图7中，在晶圆12的正面进行塑封工艺，以制备得到晶圆塑封体21，晶圆塑封体21覆盖晶圆的正面，即能将相应的芯粒3塑封在主芯片基体13的正面，又能填充在切割道沟槽15内。
123.本发明的一种实施例中，制备分腔隔离墙5时，对晶圆塑封体21进行开槽工艺，以制备得到所需的分腔隔离墙孔17；
124.在制备得到分腔隔离墙孔17后，制备填充在所述分腔隔离墙孔17内的分腔隔离墙5，其中，制备分腔隔离墙5的工艺包括电镀。
125.图8中，可利用激光开槽等形式，在晶圆塑封体21内制备若干分腔隔离墙孔17。由上述说明可知，分腔隔离墙孔17的分布位置与需要对芯粒3、主芯片1进行相应的接地引出相关，即根据接地引出以及分腔隔离的需求，可确定分腔隔离墙孔17在晶圆塑封体21内的位置。
126.图9中，可采用电镀等工艺形式，在分腔隔离墙孔17内制备得到分腔隔离墙5。
127.为了便于进行背面工艺，提供一临时键合载板18，临时键合载板18可采用现有常用的形式，以能与晶圆塑封体21进行临时键合，并实现对整个晶圆12的支撑为准。在临时键
合后，需要对晶圆12进行180
°
翻转，即使得晶圆12的背面作为工艺面，如图10所示。
128.图11中，采用本技术领域常用的技术手段对晶圆12的背面进行减薄，即对所有的主芯片基体13的背面进行减薄。减薄时，以去除切割道沟槽15槽底的晶圆正面金属层16为准。此时，利用覆盖切割道沟槽15侧壁的晶圆正面金属层16以及覆盖主芯片基体13正面的晶圆正面金属层16形成芯粒接地引出结构，由上述说明可知，覆盖主芯片基体13正面的晶圆正面金属层16形成正面引出金属层20，利用覆盖切割道沟槽15侧壁的晶圆正面金属层16形成侧面引出金属层9。
129.当然，在减薄后，利用一主芯片基体13形成一主芯片1，其中，主芯片基体13的正面与所形成主芯片1的第一主面正对应，主芯片基体14减薄后的背面用于形成主芯片1的第二主面。
130.此时，对形成的主芯片1，由上述说明可得到：在主芯片1的第一主面包括若干元件区，其中，
131.一芯粒3与主芯片基体13互联时，所述芯粒3即与主芯片1第一主面上相应的元件区7键合连接；
132.在主芯片基体13内埋设有若干用于将元件面引出的元件面引出柱6，由主芯片基体13形成一主芯片1时，即在主芯片1内埋设若干元件面引出柱6。
133.此外，对利用沟槽工艺制备的切割道沟槽15，所述切割道沟槽15的槽底与元件面引出柱6邻近主芯片基体13减薄前背面的端部对应，主芯片基体13减薄前的背面，即为晶圆12未减薄前的背面。
134.由上述说明可知，即制备得到所需的芯粒接地引出结构以及分腔隔离墙5。当然，在具体实施时，还可以采用其他工艺步骤顺序，制备所需的芯粒接地引出结构以及分腔隔离墙5，具体工艺步骤顺序可根据需要选择，以能制备得到所需的芯粒接地引出结构以及分腔隔离墙5为准。
135.本发明的一种实施例中，在对晶圆12切割前，在晶圆12的背面进行背面金属工艺，以在主芯片1的第二主面形成背面引出金属层19；
136.在背面金属工艺后，进行植球工艺，以制备得到接地连接焊球8以及元件引出焊球10，其中，
137.接地连接焊球8焊接于相对应的背面引出金属层19上，元件引出焊球10与对应的元件面引出柱6电连接。
138.对主芯片基体13减薄形成主芯片1后，进行背面金属工艺，以形成背面引出金属层19，当然，也同时形成元件引出焊球焊盘11，即元件引出焊球焊盘11与背面引出金属层19为同一工艺步骤层。背面引出金属层19与侧面引出金属层9电连接。元件引出焊球焊盘11与元件面引出柱6电连接。
139.在背面金属工艺后，进行植球工艺，接地连接焊球8以及元件引出焊球10，接地连接焊球8焊接于相对应的背面引出金属层19，元件引出焊球10通过元件引出焊盘11与元件面引出柱6电连接，如图12所示。
140.本发明的一种实施例中，对晶圆12切割后，解除临时键合载板18与塑封层2的键合；
141.在解除临时键合载板18与塑封层2的键合连接后，进行分腔屏蔽罩工艺，以形成所
需的分腔屏蔽罩4。
142.图13中，沿切割道14对晶圆12进行切割，具体切割工艺以及过程可根据需要选择，以能对晶圆12切割为准，切割后，使得每个主芯片1相互独立。切割后，与主芯片1正对应的晶圆塑封体21形成塑封层2。
143.切割后，采用本技术领域常用的解键合方式，解除临时键合载板18与塑封层2的键合，解键合的方式可根据需要选择，以能实现临时键合载板18与塑封层2分离为准，如图14所示。
144.图15中，可采用溅射等工艺制备分腔屏蔽罩4，制备得到分腔屏蔽罩4的情况可以参考上述说明。当然，在具体实施时，可在切割后，先制备分腔屏蔽罩4，在进行背面金属工艺以及植球工艺，具体工艺顺序可根据需要选择，此处不再赘述。
145.综上，将芯粒3堆叠在主芯片1的正面，并与主芯片1互联，以能实现高密度的封装，降低封装尺寸。芯粒3与主芯片1采用焊接键合连接，可缩短键合距离，满足高速高频的信号交互需求。利用分腔屏蔽结构能对芯粒3的侧面以及主芯片1的侧面进行电磁屏蔽，实现主芯片1第一主面上不同芯粒3间的分腔屏蔽，可有效屏蔽外界的电磁辐射，保护封装内信号交互的可靠性。整个工艺可基于晶圆级工艺，与现有工艺兼容，提高工艺的效率，降低工艺成本。