一种发光芯片阵列结构、制备方法及显示结构与流程

1.本技术涉及显示技术领域，尤其涉及一种发光芯片阵列结构、制备方法及显示结构。


背景技术：

2.micro-led(micro light emitting diode，微型发光二极管)技术，即led微缩化和矩阵化技术，指的是在芯片上集成的高密度微小尺寸的led阵列，如led显示屏每一个像素可寻址、单独驱动点亮，可看成是led显示屏的微缩版，将像素点距离从毫米级降低至微米级。
3.但是，micro-led显示存在光串扰现象，导致屏幕影像变得模糊。且光串扰现象会随着micro-led芯片尺寸和相邻micro-led芯片距离缩小而变得更严重，制约了micro-led技术的发展。


技术实现要素：

4.本技术提供了：一种发光芯片阵列结构，包括：
5.发光芯片，所述发光芯片包括依次层叠设置的第一半导体层、发光层、第二半导体层，还包括导电阻光层；
6.所述导电阻光层设于所述第一半导体层靠近所述发光层的一面上，所述导电阻光层围设于所述发光层的周向边沿且与所述发光层间隔设置。
7.在一种可能的实施方式中，所述发光芯片还包括第一导电层；
8.所述第一导电层设于所述第一半导体层上且与所述发光层间隔设置，所述导电阻光层设于所述第一导电层上。
9.在一种可能的实施方式中，所述第一半导体层包括依次层叠设置的窗口层、过渡层和第一半导体限制层；
10.所述第一导电层设于所述窗口层、所述过渡层或所述第一半导体限制层中任意一层上，且所述第一导电层和所述导电阻光层，分别与所述发光层和所述第二半导体层均为间隔设置。
11.在一种可能的实施方式中，所述发光芯片还包括第二导电层，所述第二导电层设于所述第二半导体层上。
12.在一种可能的实施方式中，所述导电阻光层的高度大于或等于所述发光层的高度。
13.在一种可能的实施方式中，所述发光芯片阵列结构还包括保护层，所述保护层覆盖所述发光芯片，所述导电阻光层的高度与所述保护层的高度的高度差的绝对值小于或等于设定阈值
。
14.在一种可能的实施方式中，所述导电阻光层为类金刚石膜。
15.在一种可能的实施方式中，所述发光芯片还包括第一导电层和第二导电层；所述
发光芯片阵列结构还包括衬底、保护层、电极连接层和键合层；
16.所述第二导电层设于所述第二半导体层上；所述第一半导体层包括依次层叠设置在所述衬底上的窗口层、过渡层、第一半导体限制层和第一半导体空间层；所述窗口层上依次层叠设置有所述第一导电层和所述导电阻光层，且所述第一导电层和所述导电阻光层，分别与所述过渡层、所述第一半导体限制层、所述第一半导体空间层、所述发光层、所述第二半导体层和所述第二导电层均为间隔设置；
17.所述保护层覆盖所述发光芯片，所述保护层上分别开设有与所述导电阻光层连通的第一接触孔和与所述第二导电层连通的第二接触孔，所述第一接触孔和所述第二接触孔内分别设有所述电极连接层，所述键合层均设于所述保护层上且与所述电极连接层一一对应连接。
18.本技术还提供了：一种发光芯片阵列结构制备方法，包括：
19.在衬底设置发光芯片，发光芯片包括依次层叠设置的第一半导体层、发光层、第二半导体层，还包括导电阻光层；
20.导电阻光层设于第一半导体层靠近发光层的一面上，导电阻光层围设于发光层的周向边沿且与该发光层间隔设置。
21.在一种可能的实施方式中，所述在衬底设置发光芯片，包括：
22.获取外延结构，外延结构包括依次层叠设置的第一半导体层、发光层和第二半导体层；
23.刻蚀第二半导体层、发光层，以至露出第一半导体层；
24.在露出的第一半导体层朝向发光层的一面上设置导电阻光层，导电阻光层围设于刻蚀后的发光层的周向边沿且与发光层间隔设置。
25.在一种可能的实施方式中，所述在露出的第一半导体层朝向发光层的一面上设置导电阻光层，包括：
26.在露出的第一半导体层上设置第一导电层；
27.在第一导电层上设置导电阻光层。
28.在一种可能的实施方式中，所述方法还包括：
29.在第二半导体层上设置第二导电层。
30.在一种可能的实施方式中，所述第一半导体层包括依次层叠设置的窗口层、过渡层和第一半导体限制层；
31.所述刻蚀第二半导体层、发光层，以露出第一半导体层，包括：
32.对第二半导体层、发光层、第一半导体限制层和过渡层进行刻蚀，以露出窗口层。
33.在一种可能的实施方式中，所述对第二半导体层、发光层、第一半导体限制层和过渡层进行刻蚀，以露出窗口层，包括：
34.采用干法刻蚀依次刻蚀第二半导体层、发光层和第一半导体限制层；
35.采用湿法刻蚀继续对第一半导体限制层未刻蚀完全的部分进行刻蚀，以露出过渡层；
36.采用干法刻蚀刻蚀露出的过渡层，以露出窗口层。
37.在一种可能的实施方式中，所述方法还包括：
38.剥离衬底。
39.本技术还提供了：一种显示结构，包括上述任一实施例提供的发光芯片阵列结构，或者上述任一实施例提供的发光芯片阵列结构制备方法制得的发光芯片阵列结构。
40.本技术的有益效果是：本技术提出了一种发光芯片阵列结构、制备方法及显示结构。该发光芯片阵列结构的导电阻光层设于第一半导体层靠近发光层的一面上，对于采用导电材料制成的导电阻光层，导电阻光层可与外部的驱动芯片电连接，以实现发光芯片导通。同时，导电阻光层围设于发光层的周向边沿且与发光层间隔设置，当发光芯片导通时，导电阻光层能够通过吸收或反射的方式，阻挡发光芯片发出的光之中可能发散到其他发光芯片的光，从而改善相邻的发光芯片之间形成光串扰的现象，进而使屏幕影像更清晰。并且，导电阻光层与发光层间隔设置，能避免导电阻光层与发光芯片发生短路的问题。
附图说明
41.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
42.图1示出了本发明的实施例提供的发光芯片的一个视角的结构示意图；
43.图2示出了本发明的实施例提供的发光芯片的另一个视角的结构示意图；
44.图3示出了本发明的实施例提供的发光芯片在制备时的第一个步骤的一个视角的结构示意图；
45.图4示出了本发明的实施例提供的发光芯片在制备时的第一个步骤的另一个视角的结构示意图；
46.图5示出了本发明的实施例提供的发光芯片在制备时的第二个步骤的一个视角的结构示意图；
47.图6示出了本发明的实施例提供的发光芯片在制备时的第二个步骤的另一个视角的结构示意图；
48.图7示出了本发明的实施例提供的发光芯片在制备时的第三个步骤的一个视角的结构示意图；
49.图8示出了本发明的实施例提供的发光芯片在制备时的第三个步骤的另一个视角的结构示意图；
50.图9示出了本发明的实施例提供的发光芯片在制备时的第四个步骤的一个视角的结构示意图；
51.图10示出了本发明的实施例提供的发光芯片在制备时的第四个步骤的另一个视角的结构示意图；
52.图11示出了本发明的实施例提供的发光芯片在制备时的第五个步骤的一个视角的结构示意图；
53.图12示出了本发明的实施例提供的发光芯片在制备时的第五个步骤的另一个视角的结构示意图；
54.图13示出了本发明的实施例提供的发光芯片在制备时的第六个步骤的一个视角的结构示意图；
55.图14示出了本发明的实施例提供的发光芯片在制备时的第七个步骤的一个视角的结构示意图；
56.图15示出了本发明的实施例提供的发光芯片在制备时的第七个步骤的另一个视角的结构示意图；
57.图16示出了本发明的实施例提供的发光芯片的导电阻光层的高度大于发光层时的结构示意图。
58.主要元件符号说明：
59.100-衬底；200-发光芯片；210-第一半导体层；211-窗口层；212-过渡层；213-第一半导体限制层；214-第一半导体空间层；220-发光层；230-第二半导体层；240-导电阻光层；250-第一导电层；260-第二导电层；300-保护层；310-第一接触孔；320-第二接触孔；400-电极连接层；500-键合层。
具体实施方式
60.下面详细描述本技术的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。
61.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
62.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
63.在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
64.在本技术中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
65.本技术的发明人发现，micro-led芯片所发出的侧向光的比例会随着芯片尺寸的缩小而变大，尤其在micro-led芯片尺寸缩小至10um
×
10um或更小的情况，相邻micro-led芯片所发出的侧向光会互相干扰，从而形成光串扰现象，屏幕影像变得模糊的问题。
66.图1和图2分别示出本实施例提供的发光芯片阵列结构，该发光芯片阵列结构包括
发光芯片200。发光芯片200包括依次层叠设置的第一半导体层210、发光层220、第二半导体层230，还包括导电阻光层240。导电阻光层240设于第一半导体层210靠近发光层220的一面上，导电阻光层240围设于发光层220的周向边沿且与发光层220间隔设置。
67.发光芯片阵列结构是指在同一平面上间隔设置有多个发光芯片200，多个发光芯片200可呈阵列分布或者其他排布方式分布，多个发光芯片200之间可互相连接或者互相独立设置。
68.本技术的实施例提供的发光芯片阵列结构的导电阻光层240设于第一半导体层210靠近发光层220的一面上，对于采用导电材料制成的导电阻光层240，导电阻光层240可与外部的驱动芯片电连接，以实现发光芯片200导通。同时，导电阻光层240围设于发光层220的周向边沿且与发光层220间隔设置，当发光芯片200导通时，导电阻光层240能够通过吸收或反射的方式，阻挡发光芯片200发出的光之中可能发散到其他发光芯片200的光，从而改善相邻的发光芯片200之间形成光串扰的现象，进而使屏幕影像更清晰。并且，导电阻光层240与发光层220间隔设置，能避免导电阻光层240与发光芯片200发生短路的问题。
69.上述实施例，可选的，该发光芯片200可为micro-led芯片或mini-led芯片。第一半导体层210可为p型半导体层，例如p-algainp层，p型半导体层可包括依次层叠设置在衬底100上的窗口层211、过渡层212、p型限制层、p型空间层；发光层220可为多量子阱发光层220；第二半导体层230可为n型半导体层，例如n-algainp层，n型半导体层可包括依次层叠设置于发光层220上的n型空间层、n型限制层、n型电路扩展层、n型粗化层、n型欧姆接触层和n型腐蚀截止层。进一步，当该micro-led芯片发出的光为红光-黄光时，制备该micro-led芯片所需的外延结构可采用algainp(铝镓铟磷)、gan(氮化镓)、ingan(氮化铟镓)等其他iii-v族半导体材料，该外延结构可设置在蓝宝石或玻璃等材料的衬底100上。
70.在一些实施例中，如图11和图12所示，发光芯片200还包括第一导电层250。第一导电层250设于第一半导体层210上且与发光层220间隔设置，导电阻光层240设于第一导电层250上。
71.具体的，通过在第一半导体层210上设置第一导电层250，再在第一导电层250上设置导电阻光层240，并采用快速热退火(rta)方式使第一导电层250和第一半导体层210之间形成欧姆接触，从而降低第一导电层250和第一半导体层210之间的阻抗，且第一导电层250和导电阻光层240之间阻抗较小，通过在导电阻光层240和第一半导体层210之间设置第一导电层250的方式，能够减小导电阻光层240与第一半导体层210之间的阻抗，从而提高发光芯片200的性能。并且，第一导电层250与发光层220间隔设置，能避免导电阻光层240、第一导电层250分别与发光芯片200发生短路的问题。
72.在一些实施例中，如图11和图12所示，发光芯片200还包括第二导电层260，第二导电层260设于第二半导体层230上。
73.具体的，通过在第二半导体层230上设置第二导电层260，从而使发光芯片200的导电阻光层240、第一导电层250、第一半导体层210、发光层220、第二半导体层230和第二导电层260之间形成串联。当该发光芯片200采用倒装的方式实现与外部的驱动芯片键合时，第一导电层250和导电阻光层240可分别与外部的驱动芯片的焊盘电连接。另外，导电阻光层240设置在第一导电层250上且具备一定的厚度，导电阻光层240能够对第一导电层250进行垫高，从而使导电阻光层240在远离第一半导体层210的方向上的一面和第一导电层250在
远离第一半导体层210的一面的高度接近，进而使驱动芯片无需为了分别适应导电阻光层240和第一导电层250的高度而设置两种高度的焊盘，降低了驱动芯片的加工难度和生产成本。其中，第一导电层250可采用au/auzn/au、au/aube/au等材料，第二导电层260可采用au/augeni/au等材料。
74.在一些实施例中，如图11和图12所示，本实施例提出了第一导电层250设置在第一半导体层210的几种方式。第一半导体层210包括依次层叠设置的窗口层211、过渡层212和第一半导体限制层213。第一导电层250设于窗口层211、过渡层212或第一半导体限制层213中任意一层上，且第一导电层250和导电阻光层240，分别与发光层220和第二半导体层230均为间隔设置。
75.具体的，第一导电层250和导电阻光层240，分别与发光层220和第二半导体层230均为间隔设置，能够避免第一导电层250和导电阻光层240分别与发光芯片200发生短路的问题。当发光芯片200导通时，第一导电层250和第二导电层260之间导通时所形成的电场能驱动第一半导体层210内的载流子(电子或空穴)和第二半导体层230内的载流子(空穴或电子)流向发光层220，且两种载流子能够在发光层220内实现复合，从而实现发光。现举例说明第一导电层250与第一半导体层210之间采用不同的设置方式时，所对应形成的载流子在流动时分别可能发生的情况：
76.(1)当第一导电层250设置在窗口层211上且分别与第一半导体层210的其余各层间隔设置时，载流子会依次经过窗口层211、过渡层212、第一半导体限制层213进入发光层220；
77.(2)当该第一导电层250设置在窗口层211上且与过渡层212和/或第一半导体限制层213接触时，此时如果窗口层211的厚度设置较大，则会使其阻抗相对较小，因此大部分载流子会沿窗口层211流动并经过过渡层212、第一半导体限制层213进入发光层220，小部分载流子会沿过渡层212或第一半导体限制层213流动最后进入发光层220；
78.(3)当该第一导电层250设置在过渡层212和/或第一半导体限制层213上时，如果此时窗口层211的厚度设置较大，则会使其阻抗较小，因此大部分载流子会从第一半导体限制层213和/或过渡层212流向阻抗较小的窗口层211，并沿窗口层211流动后再依次经过渡层212和第一半导体限制层213流向发光层220，小部分载流子沿过渡层212或第一半导体限制层213流动，最后进入发光层220。
79.因此，第一导电层250设于窗口层211、过渡层212或第一半导体限制层213中任意一层上均能实现发光芯片200的导通和发光，第一导电层250优选设于窗口层211上且与第一半导体层210的其余各层间隔设置。
80.进一步，第一半导体层210还可包括设置在第一半导体限制层213和发光层220之间的第一半导体空间层214，第一半导体空间层214能够改善第一半导体限制层213的掺杂剂扩散至发光层220的现象，从而提高有源区的载流子复合效率。载流子在设置有第一半导体空间层214的第一半导体层210内流动时可能发生的情况可参照上述示例。其中，第一半导体空间层214可采用铝镓铟磷(al
65
gainp)材料。
81.其中，第一半导体限制层213能够限制载流子溢出发光层220，提高载流子复合效率，且发光层220产生的光容易通过第一半导体限制层213，能够提高发光芯片200的发光效率。其中，第一半导体限制层213可采用磷化铟铝(alinp)材料。
82.其中，窗口层211设置在发光芯片200出光的一侧，窗口层211通常采用禁带宽度大的材料制成，从而尽量避免吸收光线产生载流子。同时，窗口层211可设置较大的厚度，从而减小其阻抗，使窗口层211内的载流子能够均匀地扩散，从而提高发光层220的发光均匀度。其中，窗口层211可采用磷化镓(gap)材料。
83.其中，位于窗口层211和第一半导体限制层213之间的过渡层212可采用磷化镓(gap)和磷化铟铝(alinp)混合材料，并且沿窗口层211至第一半导体限制层213的方向上，过渡层212中磷化镓(gap)比例逐渐减小，磷化铟铝(alinp)比例逐渐增大，从而使过渡层212由磷化镓(gap)过渡至磷化铟铝(alinp)，过渡层212的晶格常数介于窗口层211和第一半导体限制层213之间，能够起到晶格过渡的作用，可以减小上下两层之间的晶格失配或热失配的问题，从而降低出现缺陷的可能，提高晶体质量。
84.另外，第二半导体层230可为n型半导体层，可包括依次层叠设置于发光层220上的n型空间层、n型限制层、n型电路扩展层、n型粗化层、n型欧姆接触层和n型腐蚀截止层。
85.在一些实施例中，如图16所示，导电阻光层240的高度大于或等于发光层220的高度。这里，以发光芯片阵列结构的出光侧所在水平面为基准面，导电阻光层240远离基准面的一侧与基准面的距离为导电阻光层240的高度，发光层220远离基准面的一侧与基准面的距离为发光层220的高度。
86.具体的，当导电阻光层240的高度大于或等于发光层220的高度时，导电阻光层240能够对发光层220发出的光实现阻挡，尤其能够阻挡平行于发光层220的光，从而改善相邻的发光芯片200之间形成光串扰的问题。
87.在一些实施例中，发光芯片阵列结构还包括保护层300，保护层300覆盖发光芯片200，导电阻光层240的高度与保护层300的高度的高度差的绝对值小于或等于设定阈值
。
这里，以发光芯片阵列结构的出光侧所在水平面为基准面，导电阻光层240远离基准面的一侧与基准面的距离为导电阻光层240的高度，保护层300远离基准面的一侧与基准面的距离为保护层300的高度。保护层300覆盖发光芯片200，保护层300的高度可以大于发光芯片200中发光层220的高度。其中，设定阈值可根据产品需要进行设置。
88.这样，通过设置导电阻光层240的高度与保护层300的高度的高度差的绝对值小于或等于设定阈值，使得发光芯片200键合到驱动芯片后，导电阻光层240能够更贴近驱动芯片，从而缩小导电阻光层240与驱动芯片之间的间隙的宽度，进而减少通过该间隙的光线，改善了因漏光而导致光串扰的现象。其中，保护层300也能够对发光芯片200的内部结构进行保护，防止氧气、水汽、尘埃等影响发光芯片200的性能，同时，保护层300可填充于导电阻光层240和第一导电层250两者与第二半导体层230和发光层220两者之间的间隙中，从而起到提高绝缘的作用。
89.在一些实施例中，导电阻光层240为类金刚石膜或具有一定反光率的金属材料。
90.具体的，当导电阻光层240为类金刚石膜时，类金刚石膜(dlc，diamond like carbon)具有高硬度、低摩擦系数、极好的膜层致密性、良好的化学稳定性以及良好的光学性能等优点。其中，可通过化学气相沉积方法沉积类金刚石膜，并且可以该改变类金刚石膜生长时的功率、气压、化学气体、流量、尺寸等参数，从而改变类金刚石膜对光的吸收率，进而调节光串扰现象。另外，当导电阻光层240采用类金刚石膜时，类金刚石膜能够通过化学气相沉积工艺沉积形成较大厚度的类金刚石膜，从而满足导电阻光层240设置高度的需要。
另外，导电阻光层240也可为具有一定反光率的金属材料，如金、银、铜、铝、钼等反射率较高的金属材料。
91.在一些实施例中，如图1和图2所示，发光芯片200还包括第一导电层250和第二导电层260。发光芯片阵列结构还包括衬底100、保护层300、电极连接层400和键合层500。第二导电层260设于第二半导体层230上。第一半导体层210包括依次层叠设置在衬底100上的窗口层211、过渡层212、第一半导体限制层213和第一半导体空间层214。窗口层211上依次层叠设置有第一导电层250和导电阻光层240，且第一导电层250和导电阻光层240，分别与过渡层212、第一半导体限制层213、第一半导体空间层214、发光层220、第二半导体层230和第二导电层260均为间隔设置。保护层300覆盖发光芯片200，保护层300上分别开设有与导电阻光层240连通的第一接触孔310和与第二导电层260连通的第二接触孔320，第一接触孔310和第二接触孔320内分别设有电极连接层400，键合层500均设于保护层300上且与电极连接层400一一对应连接。
92.具体的，通过设置保护层300覆盖在发光芯片200上，从而对发光芯片200内部结构进行保护，防止氧气、水汽、尘埃等影响发光芯片200的性能。通过在保护层300开设与导电阻光层240连通的第一接触孔310和第一导电层250连通的第二接触孔320，并在第一接触孔310和第二接触孔320内分别填充有电极连接层400，再在保护层300上设置与电极连接层400一一对应连接的键合层500。
93.这样，导电阻光层240与第二导电层260能够分别通过电极连接层400实现与键合层500导通。当发光芯片200键合至外部的驱动芯片上时，键合层500能够与驱动芯片的焊盘接触、导通。
94.另外，可设置电极连接层400将第一接触孔310和第二接触孔320填满，当键合层500设置于电极连接层400上时，键合层500无需填入第一接触孔310内或第二接触孔320内，使得键合层500的材料用量和体积能够控制在合适的范围内，从而改善键合层500加热后流向相邻发光芯片200、导致短路的问题，也能够改善因键合层500流入第一接触孔310和第二接触孔320内，导致键合层500外露部分的体积过小，从而可以改善键合效果。
95.其中，电极连接层400可采用ti/al/ti/au等材料。键合层500可采用熔点较低的金属，例如铟，并通过回流焊加热铟金属，使得铟金属熔化从而呈球状，方便与驱动芯片的焊盘进行焊接、键合。
96.在一些实施例中，本技术的另一个实施例提供了一种发光芯片阵列结构制备方法，包括：
97.在衬底100设置发光芯片200，发光芯片200包括依次层叠设置的第一半导体层210、发光层220、第二半导体层230，还包括导电阻光层240；
98.具体的，可自行制备的方式在衬底100上依次设置第一半导体层210、发光层220和第二半导体层230的方式形成发光芯片200，从而获取发光芯片阵列结构。另外，当该发光芯片200为红光芯片时，可先在gaas基材上依次沉积第二半导体层230、发光层220和第一半导体层210，然后通过芯片键合技术将第一半导体层210远离gaas基材的一面与蓝宝石衬底100进行键合，最后将gaas基材去除，最终使衬底100上依次层叠设置有第一半导体层210、发光层220和第二半导体层230。
99.导电阻光层240设于第一半导体层210靠近发光层220的一面上，导电阻光层240围
设于发光层220的周向边沿且与该发光层220间隔设置。
100.具体的，可通过化学气相沉积的方式在第一半导体层210靠近发光层220的一面上沉积围设于发光层220的周向边沿且与该发光层220间隔设置的导电阻光层240，当发光芯片200导通时，导电阻光层240能够通过吸收或反射光线的方式，阻挡发光芯片200发出的光之中可能发散到其他发光芯片200的光，从而改善相邻的发光芯片200之间形成光串扰的现象，进而使屏幕影像更清晰。并且，导电阻光层240与发光层220间隔设置，也就是说，导电阻光层240与发光层220不直接接触，能避免导电阻光层240与发光芯片200发生短路的问题。
101.在一些实施例中，如图3和图4所示，上述在衬底100设置发光芯片200，包括：
102.获取外延结构，外延结构包括依次层叠设置的第一半导体层210、发光层220和第二半导体层230；
103.具体的，可通过购买已经预先制备好的外延片，或者根据需要自行制备外延片，基于外延片得到外延结构，进而获取发光芯片阵列结构。
104.刻蚀第二半导体层230、发光层220，以至露出第一半导体层210；
105.在露出的第一半导体层210朝向发光层220的一面上设置导电阻光层240，导电阻光层240围设于刻蚀后的发光层220的周向边沿且与发光层220间隔设置。
106.具体的，如图5和图6所示，可通过感应耦合等离子体(icp)刻蚀依次刻蚀第二半导体层230和发光层220，从而露出第一半导体层210，进而方便在露出的第一半导体层210上设置围设于刻蚀后的发光层220的周向边沿且与发光层220间隔设置的导电阻光层240。其中，icp方法所采用的掩膜可为光刻胶或二氧化硅。icp刻蚀可采用氯气、(cl2)、三氯化硼(bcl3)、氮气(n2)或氩气(ar)进行刻蚀。
107.在一些实施例中，如图7和图8所示，上述在露出的第一半导体层210朝向发光层220的一面上设置导电阻光层240，包括：
108.在露出的第一半导体层210上设置第一导电层250；
109.具体的，可通过电子束蒸镀的方式在露出的第一半导体层210上沉积第一导电层250，沉积完成后可采用快速热退火(rta)方法实现第一半导体层210的表面与第一导电层250之间实现欧姆接触，从而降低第一半导体层210与第一导电层250之间的阻抗。
110.在第一导电层250上设置导电阻光层240。
111.具体，可通过化学气相沉积在第一导电层250上沉积导电阻光层240。
112.在一些实施例中，如图9和图10所示，上述方法还包括：在第二半导体层230上设置第二导电层260。
113.具体的，可采用电子束蒸镀的方式在第二半导体层230上沉积第二导电层260，并在沉积完成后可采用快速热退火(rta)方法实现第二半导体层230的表面与第二导电层260之间实现欧姆接触，从而降低第二半导体层230与第二导电层260之间的阻抗。
114.在一些实施例中，上述第一半导体层210包括依次层叠设置的窗口层211、过渡层212和第一半导体限制层213。上述刻蚀第二半导体层230、发光层220，以露出第一半导体层210，包括：
115.对第二半导体层230、发光层220、第一半导体限制层213和过渡层212进行刻蚀，以露出窗口层211。
116.具体的，可通过icp方法配合感应耦合等离子体(mesa)刻蚀依次刻蚀第二半导体
层230、发光层220、第一半导体限制层213和过渡层212的周向边沿，从而露出窗口层211的周向边沿，进而方便在露出的窗口层211的边沿处上依次沉积第一导电层250和导电阻光层240。当第一导电层250沉积在窗口层211上之后，可采用快速热退火(rta)方法实现窗口层211的表面与导电阻光层240之间形成欧姆接触。
117.在一些实施例中，如图5和图6所示，上述对第二半导体层230、发光层220、第一半导体限制层213和过渡层212进行刻蚀，以露出窗口层211，包括：
118.采用干法刻蚀依次刻蚀第二半导体层230、发光层220和第一半导体限制层213；
119.具体的，可通过感应耦合等离子体(icp)刻蚀依次刻蚀第二半导体层230、发光层220和第一半导体限制层213的周向边沿。其中，干法刻蚀可采用氯气、(cl2)、三氯化硼(bcl3)、氮气(n2)或氩气(ar)进行刻蚀。
120.采用湿法刻蚀继续对第一半导体限制层213未刻蚀完全的部分进行刻蚀，以露出过渡层212；
121.具体的，本技术的发明人发现，当外延结构采用干法刻蚀形成呈阵列分布的多个发光芯片200时，靠近外延结构外侧的第一半导体限制层213的刻蚀情况相比靠近外延结构中心的第一半导体限制层213的刻蚀情况更良好、更完全。为了改善这种刻蚀不均匀的现象，当干法刻蚀至第一半导体限制层213和过渡层212之间时，通过湿法刻蚀继续将第一半导体限制层213的周向边沿和/或靠近外延结构中心处的未刻蚀完全的部分进行刻蚀，从而改善了第一半导体限制层213未刻蚀完全的部分对过渡层212进行遮蔽、导致影响后续过渡层212进行干法刻蚀的问题。并且，干法刻蚀通过气体对过渡层212进行刻蚀时的速度较快，如不去掉第一半导体限制层213边沿未完全刻蚀的部分，也会导致外延结构的周向边沿的均匀性越来越低的问题。其中，湿法刻蚀可采用盐酸(hcl)进行湿化腐蚀。
122.采用干法刻蚀刻蚀露出的过渡层212，以露出窗口层211。
123.具体的，通过湿法刻蚀将第一半导体限制层213的周向边沿和/或靠近外延结构中心处的未刻蚀完全的部分清除掉之后，继续采用干法刻蚀过渡层212，从而改善过渡层212刻蚀不均匀的现象。
124.在一些实施例中，如图1和图2所示，上述方法还包括：
125.剥离衬底100。
126.具体的，导电阻光层240或第一导电层250与第一半导体层210直接接触，发光芯片200可以不通过衬底100便可固定导电阻光层240与第一半导体层210之间的相对位置，这样可将衬底100进行剥离，从而避免相邻发光芯片200之间通过衬底100传播光线，进而改善光串扰的现象。
127.在一些实施例中，如图13、图14和图15所示，上述方法还包括：可采pecvd方法在发光芯片200沉积保护层300，并可采用icp或者rie(reactive ion etching，反应离子刻蚀)在保护层300上开设第一接触孔310和第二接触孔320，再可采用电子束蒸镀的方法在第一接触孔310和第二接触孔320内沉积电极连接层400，最后可采用热镀或者电子束蒸镀在保护层300上沉积键合层500。
128.其中，保护层300可采用sio2、sin4等材料。刻蚀保护层300所采用的气体可sf6、cf4或者chf3，且第一接触孔310和第二接触孔320可为圆型、方形等形状。电极连接层400可为ti/al/ti/au等材料。
129.在一些实施例中，本技术的另一个实施例提供了一种显示结构，包括上述任一实施例提供的发光芯片阵列结构，或者上述任一实施例提供的发光芯片阵列结构制备方法制得的发光芯片阵列结构。
130.本技术的实施例提供的显示结构，具有上述任一实施例提供的发光芯片阵列结构，或者上述任一实施例提供的发光芯片阵列结构制备方法制得的发光芯片阵列结构。因此，具有上述任一实施例中提供的发光芯片阵列结构以及通过发光芯片阵列结构制备方法制得的发光芯片阵列结构的全部有益效果，在此就不一一赘述。
131.在一些实施例中，本发明实施例还提供一种显示结构，该显示结构可以实现增强现实(augmented reality，ar)、虚拟现实(virtual reality，vr)、扩展现实(extended reality，xr)、混合现实(mixed reality，mr)等技术，是具有显示模组的电子设备。例如，该显示结构可以是电子设备的投影部分，例如投影仪、抬头显示(head up display，hud)等；又例如，该显示结构也可以是电子设备的显示部分，例如该电子设备可以包括：智能手机、智能手表、笔记本电脑、平板电脑、行车记录仪、导航仪、头戴式设备等任何具有显示屏的设备。显示结构包括上述的发光芯片阵列结构或上述制备方法制得的发光芯片阵列结构，还包括用于与发光芯片200键合的驱动芯片、用于控制发光芯片200显示画面的控制模块和供电模块等。
132.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
133.尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在本技术的范围内可以对上述实施例进行变化、修改、替换和变型。