电容结构及半导体结构的制作方法

1.本技术涉及集成电路技术领域，特别是涉及一种电容结构及半导体结构。


背景技术：

2.随着半导体技术的发展，现有的电容结构因为其结构内部的保护环和电容介质层均为单层，对电容的上下电极的隔离保护不够全面，进而导致电容的击穿电压较低，致使包含此类电容结构的器件失效率升高，因此亟需对当前电容结构进行改善，以提升电容的击穿电压和包含此类电容结构的器件的可靠性，降低器件失效风险。


技术实现要素：

3.基于此，有必要针对现有技术中的电容因自身结构局限导致击穿电压较低且容易失效的问题提供一种电容结构及半导体结构。
4.为了实现上述目的，一方面，本技术提供了一种电容结构，包括：
5.第一电极；
6.第一复合保护环，位于所述第一电极的表面，所述第一复合保护环具有第一开口，所述第一开口暴露出所述第一电极的部分表面；所述第一复合保护环包括多层叠置的保护层；
7.第一电容介质层，覆盖所述第一复合保护环远离所述第一电极的表面、所述第一开口的侧壁及所述第一开口的底部；
8.第二电极，位于所述第一电容介质层远离所述第一电极的一侧。
9.本实用新型的电容结构具有如下有益效果：
10.本实用新型的电容结构包括第一电极、第一复合保护环、第一电容介质层及第二电极，通过第一电容介质层以对第一电极和第二电极进行充分的隔离保护，通过设置第一复合保护环具有第一开口，第一开口暴露出所述第一电极的部分表面，且第一复合保护环包括多层叠置的保护层，第一电容介质层覆盖第一复合保护环，以对第一电极进行充分的保护，在防止闩锁效应的同时还可以提升电容的击穿电压，进而可以帮助降低电容失效概率，提升器件的可靠性。
11.在其中一个实施例中，所述第一复合保护环包括：
12.第一保护层，位于所述第一电极的表面；
13.第二保护层，位于所述第一保护层远离所述第一电极的表面，并覆盖所述第一保护层；所述第一开口沿厚度方向贯穿所述第一保护层及所述第二保护层。
14.在其中一个实施例中，所述第一保护层包括氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，所述第二保护层包括氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种。
15.在其中一个实施例中，所述第一电容介质层包括氮碳氧化硅层、碳氧化硅层、二氧
化硅层、氮化硅层和碳化硅层中的至少一种；所述第一电极及所述第二电极均包括金属电极。
16.在其中一个实施例中，所述电容结构还包括：
17.第二复合保护环，位于所述第一电容介质层远离所述第一电极的表面，所述第二复合保护环具有第二开口，所述第二开口暴露出所述第一电容介质层的部分表面；所述第二复合保护环包括多层叠置的保护层；
18.第二电容介质层，覆盖所述第二复合保护环远离所述第一电容介质层的表面、所述第二开口的侧壁及所述第二开口的底部；所述第二电极覆盖所述第二电容介质层远离所述第一电容介质层的表面。
19.在其中一个实施例中，所述第二复合保护环包括：
20.第三保护层，位于所述第一电容介质层远离所述第一电极的表面；
21.第四保护层，位于所述第三保护层远离所述第一电容介质层的表面，并覆盖所述第三保护层；所述第二开口沿厚度方向贯穿所述第三保护层及所述第四保护层。
22.在其中一个实施例中，所述第三保护层包括氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，所述第四保护层包括氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种。
23.在其中一个实施例中，所述第二电容介质层包括氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的至少一种。
24.本技术还提供了一种半导体结构，包括：
25.基底；
26.如上述任一项所述的电容结构；所述第一电极位于所述基底的表面。
27.在其中一个实施例中，所述基底包括硅基底、砷化镓基底、氮化镓基底和碳化硅基底中的至少一种。
28.本实用新型的半导体结构具有如下有益效果：
29.本实用新型的半导体结构包括上述的电容结构，通过电容结构内的第一电容介质层以对第一电极和第二电极进行充分的隔离保护，通过设置包括多层叠置的保护层的第一复合保护环，以对第一电极进行充分的保护，在防止闩锁效应的同时还可以提升电容的击穿电压，进而可以帮助降低本技术的半导体结构的失效概率，提升半导体器件的可靠性。
附图说明
30.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1为一实施例中提供的电容结构的截面结构示意图；
32.图2为另一实施例中提供的电容结构的截面结构示意图；
33.图3为一实施例中提供的电容结构的制备方法的步骤流程图；
34.图4是一实施例提供的电容结构的制备方法中步骤s302所得结构的截面结构示意
图；
35.图5是一实施例提供的电容结构的制备方法中步骤s303所得结构的截面结构示意图；
36.图6是一实施例提供的电容结构的制备方法中步骤s304所得结构的截面结构示意图；
37.图7是一实施例中提供的电容结构的制备方法中于第一电极的表面形成第一复合保护环的步骤流程图；
38.图8是一实施例提供的电容结构的制备方法中步骤s701所得结构的截面结构示意图；
39.图9是一实施例提供的电容结构的制备方法中步骤s702所得结构的截面结构示意图；
40.图10是一实施例提供的电容结构的制备方法中步骤s703所得结构的截面结构示意图；
41.图11是一实施例提供的电容结构的制备方法中步骤s704所得结构的截面结构示意图；
42.图12是另一实施例中提供的电容结构的制备方法中于第一电容介质层远离第一电极的一侧形成第二电极之前的步骤流程图；
43.图13是另一实施例提供的电容结构的制备方法中步骤s1201所得结构的截面结构示意图；
44.图14是另一实施例提供的电容结构的制备方法中步骤s1202所得结构的截面结构示意图；
45.图15是另一实施例中提供的电容结构的制备方法中于第一电容介质层远离第一电极的一侧形成第二复合保护环的步骤流程图；
46.图16是另一实施例提供的电容结构的制备方法中步骤s1501所得结构的截面结构示意图；
47.图17是另一实施例提供的电容结构的制备方法中步骤s1502所得结构的截面结构示意图；
48.图18是另一实施例提供的电容结构的制备方法中步骤s1503所得结构的截面结构示意图；
49.图19是另一实施例提供的电容结构的制备方法中步骤s1504所得结构的截面结构示意图；
50.图20为一实施例中提供的半导体结构的截面结构示意图。
51.附图标记说明：
52.1、第一电极；2、第一复合保护环；21、第一保护层；211、第一保护材料层；22、第二保护层；221、第二保护材料层；3、第一电容介质层；4、第二复合保护环；41、第三保护层；411、第三保护材料层；42、第四保护层；421、第四保护材料层；5、第二电容介质层；6、第二电极；7、基底。
具体实施方式
53.为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进，因此本实用新型不受下面公开的具体实施例的限制。
54.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
55.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本实用新型教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
56.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
57.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
58.这里参考作为本实用新型的理想实施例(和中间结构)的示意图的横截面图来描述实用新型的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本实用新型的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实
质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本实用新型的范围。
59.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
60.本技术提供了一种电容结构，如图1所示，电容结构包括第一电极1、第一复合保护环2、第一电容介质层3及第二电极6；第一复合保护环2位于第一电极1的表面，第一复合保护环2具有第一开口，第一开口暴露出第一电极1的部分表面；第一复合保护环2包括多层叠置的保护层；第一电容介质层3覆盖第一复合保护环2远离第一电极1的表面、第一开口的侧壁及第一开口的底部；第二电极6位于第一电容介质层3远离第一电极1的一侧。
61.本实用新型的电容结构包括第一电极1、第一复合保护环2、第一电容介质层3及第二电极6，通过第一电容介质层3以对第一电极1和第二电极6进行充分的隔离保护，通过设置第一复合保护环2具有第一开口，第一开口暴露出第一电极1的部分表面，且第一复合保护环2包括多层叠置的保护层，第一电容介质层3覆盖第一复合保护环2，以对第一电极1进行充分的保护，在防止闩锁效应的同时还可以提升电容的击穿电压，进而可以帮助降低电容失效概率，提升器件的可靠性。
62.在一个实施例中，仍参阅图1，第一复合保护环2可以包括但不仅限于第一保护层21和第二保护层22；第一保护层21位于第一电极1的表面；第二保护层22位于第一保护层21远离第一电极1的表面，并覆盖第一保护层21；第一开口沿厚度方向贯穿第一保护层21及第二保护层22。
63.在一个实施例中，第一保护层21可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第一保护层21可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第一保护层21优选为氮氧化硅层；第二保护层22可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第二保护层22可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第二保护层22优选为氮化硅层。
64.在一个实施例中，第一电容介质层3可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的至少一种，第一电容介质层3可以是氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，具体地，本实施例中，第一电容介质层3优选为氮化硅层；第一电极1及第二电极6均可以包括但不仅限于金属电极。
65.在一个实施例中，如图2所示，电容结构还包括第二复合保护环4和第二电容介质层5；第二复合保护环4位于第一电容介质层3远离第一电极1的表面，第二复合保护环4具有第二开口，第二开口暴露出第一电容介质层3的部分表面；第二复合保护环4包括多层叠置
的保护层；第二电容介质层5覆盖第二复合保护环4远离第一电容介质层3的表面、第二开口的侧壁及第二开口的底部；第二电极6覆盖第二电容介质层5远离第一电容介质层3的表面。
66.在一个实施例中，第二电容介质层5可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的至少一种，具体地，第二电容介质层5可以是氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第二电容介质层5优选为氮化硅层。
67.在一个实施例中，仍参阅图2，第二复合保护环4可以包括但不仅限于第三保护层41和第四保护层42；第三保护层41位于第一电容介质层3远离第一电极1的表面；第四保护层42位于第三保护层41远离第一电容介质层3的表面，并覆盖第三保护层41；第二开口沿厚度方向贯穿第三保护层41及第四保护层42。
68.在一个实施例中，第三保护层41可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第三保护层41可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第三保护层41优选为氮氧化硅层；第四保护层42可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第四保护层42可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第四保护层42优选为氮化硅层。
69.具体地，制备上述电容结构可以采用如下电容结构的制备方法；电容结构如图1、图2的实施例及相关文字描述，此处不做赘述；如图3所示，电容结构的制备方法包括如下步骤：
70.s301：形成第一电极1；
71.s302：于第一电极1的表面形成第一复合保护环2；第一复合保护环2具有第一开口，第一开口暴露出第一电极1的部分表面；第一复合保护环2包括多层叠置的保护层；如图4所示；
72.s303：于第一复合保护环2远离第一电极1的表面及第一开口暴露出的第一电极1的表面形成第一电容介质层3；第一电容介质层3覆盖第一复合保护环2远离第一电极1的表面、第一开口的侧壁及第一开口的底部；如图5所示；
73.s304：于第一电容介质层3远离第一电极1的一侧形成第二电极6，如图6所示。
74.在一个实施例中，第一电容介质层3可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的至少一种的单层结构，具体地，第一电容介质层3可以是氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的任意一种，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第一电容介质层3优选为氮化硅层；第一电极1及第二电极6均可以包括但不仅限于金属电极。
75.在一个实施例中，第一复合保护环2可以包括但不仅限于第一保护层21和第二保
护层22；如图7所示，于第一电极1的表面形成第一复合保护环2包括如下步骤：
76.s701：于第一电极1的表面形成第一保护材料层211；如图8所示；
77.s702：刻蚀第一保护材料层211，以形成第一保护层21；如图9所示；
78.s703：于第一保护层21远离第一电极1的表面形成第二保护材料层221；如图10所示；
79.s704：刻蚀第二保护材料层221，以形成第二保护层22；如图11所示。
80.在一个实施例中，第一保护材料层211可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第一保护材料层211可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第一保护材料层211优选为氮氧化硅层；第一保护层21可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第一保护层21可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第一保护层21优选为氮氧化硅层；第二保护材料层221可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第二保护材料层221可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第二保护材料层221优选为氮化硅层；第二保护层22可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第二保护层22可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第二保护层22优选为氮化硅层。
81.在一个实施例中，如图12所示，于第一电容介质层3远离第一电极1的一侧形成第二电极6之前，还包括如下步骤：
82.s1201：于第一电容介质层3远离第一电极1的一侧形成第二复合保护环4；第二复合保护环4位于第一电容介质层3远离第一电极1的表面，第二复合保护环4具有第二开口，第二开口暴露出第一电容介质层3的部分表面；第二复合保护环4包括多层叠置的保护层；如图13所示；
83.s1202：于第二复合保护环4远离第一电容介质层3的表面形成第二电容介质层5；第二电容介质层5覆盖第二复合保护环4远离第一电容介质层3的表面、第二开口的侧壁及第二开口的底部；如图14所示。
84.需要说明的是，在形成第二电容介质层5之后，还包括于第二电容介质层5远离第一电容介质层3的表面形成第二电极6的步骤；可参阅图2，第二电极6覆盖第二电容介质层5
远离第一电容介质层3的表面。
85.在一个实施例中，第二电容介质层5可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的至少一种，具体地，第二电容介质层5可以是氮碳氧化硅层、碳氧化硅层、二氧化硅层、氮化硅层和碳化硅层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第二电容介质层5优选为氮化硅层。
86.在一个实施例中，第二复合保护环4可以包括但不仅限于第三保护层41和第四保护层42；如图15所示，于第一电容介质层3远离第一电极1的一侧形成第二复合保护环4可以包括如下步骤：
87.s1501：于第一电容介质层3的表面形成第三保护材料层411；如图16所示；
88.s1502：刻蚀第三保护材料层411，以形成第三保护层41；如图17所示；
89.s1503：于第三保护层41远离第一电容介质层3的表面形成第四保护材料层421；如图18所示；
90.s1504：刻蚀第四保护材料层421，以形成第四保护层42；如图19所示。
91.在一个实施例中，第三保护材料层411可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第三保护材料层411可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第三保护材料层411优选为氮氧化硅层；第三保护层41可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第三保护层41可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第三保护层41优选为氮氧化硅层；第四保护材料层421可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第四保护材料层421可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第四保护材料层421优选为氮化硅层；第四保护层42可以包括但不仅限于氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的至少一种，具体地，第四保护层42可以是氮碳氧化硅层、碳氧化硅层、氮氧化硅层、氮化硅层、二氧化硅层、五氧化二钽层、二氧化钛层、三氧化二铝层和高分子聚合物层中的任意一种的单层结构，也可以是其中两种或两种以上组合而成的多层的叠层结构，本实施例中，第四保护层42优选为氮化硅层。
92.基于同样的构思，本实用新型还提供了一种半导体结构，如图20所示，半导体结构包括基底7和如上述任一项的电容结构；第一电极1位于基底7的表面。
93.本实用新型的半导体结构包括上述的电容结构，通过电容结构内的第一电容介质
层3以对第一电极1和第二电极6进行充分的隔离保护，通过设置包括多层叠置的保护层的第一复合保护环2，以对第一电极1进行充分的保护，在防止闩锁效应的同时还可以提升电容的击穿电压，进而可以帮助降低本技术的半导体结构的失效概率，提升半导体器件的可靠性。
94.在一个实施例中，基底7可以包括但不仅限于硅基底、砷化镓基底、氮化镓基底和碳化硅基底中的至少一种；具体地，基底7可以是硅基底、砷化镓基底、氮化镓基底和碳化硅基底中的任意一种的单层基底，也可以是其中两种或两种以上组合而成的多层的叠层基底。
95.上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
96.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。