一种降低栅电荷的碳化硅MOSFET的制作方法

一种降低栅电荷的碳化硅mosfet
技术领域
1.本实用新型涉及一种降低栅电荷的碳化硅mosfet。


背景技术：

2.sic器件碳化硅(sic)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
3.sic材料氧化制备sio2质量较差，其耐压能力较低，而这种方法生长的二氧化硅又要作为栅介质来满足栅控能力，这就导致沟槽型栅的底部的电场集中问题就会很严重，需要解决底部栅介质的击穿问题。沟槽型栅sic mosfet实际纵向导电沟道主要分布在左右两侧，其内部的栅极多晶硅对于导电沟道形成没有帮助，而且会使电荷分布面积更大，导致栅极电压上升变慢，上述的问题都是亟需解决。


技术实现要素：

4.本实用新型要解决的技术问题，在于提供一种降低栅电荷的碳化硅mosfet，该高质量绝缘介质层可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容。
5.本实用新型是这样实现的：一种降低栅电荷的碳化硅mosfet，包括：
6.碳化硅衬底，
7.漂移层，所述漂移层设于所述碳化硅衬底上侧面；所述漂移层上设有沟槽，所述漂移层上设有源区；
8.绝缘层，所述绝缘层设于所述沟槽内，且所述绝缘层内设有绝缘介质层，所述绝缘介质层与所述绝缘层之间形成卡槽；所述绝缘层侧壁连接所述源区；
9.栅极多晶硅层，所述栅极多晶硅层设于所述卡槽内；
10.源极金属层，所述源极金属层连接至所述源区；
11.栅极金属层，所述栅极金属层连接至所述栅极多晶硅层；
12.以及，漏极金属层，所述漏极金属层连接至所述碳化硅衬底的下侧面。
13.进一步地，所述栅极多晶硅层为倒凹字形，所述绝缘介质层为凸字形。
14.进一步地，所述绝缘层为二氧化硅。
15.本实用新型的优点在于：
16.一、该mosfet为沟槽型，沟槽中除了传统的二氧化硅绝缘层之外，还新增了高质量绝缘介质层；
17.二、在沟槽栅的底部有绝缘介质层，该高质量绝缘介质层可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容；
18.三、该降低栅电荷的门字形沟槽栅sicmosfet的沟槽中将高质量绝缘介质层将左右两侧对称源极的栅极控制分开，是电流和电场集中在侧壁贴近二氧化硅绝缘层位置，实
现更好的栅控能力。
附图说明
19.下面参照附图结合实施例对本实用新型作进一步的说明。
20.图1是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的原理示意图。
21.图2是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图一。
22.图3是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图二。
23.图4是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图三。
24.图5是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图四。
25.图6是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图五。
26.图7是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图六。
27.图8是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图七。
28.图9是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图八。
29.图10是本实用新型一种集成异质结二极管的平面栅碳化硅mosfet的制造方法流程图九。
具体实施方式
30.如图1所示，本实用新型一种降低栅电荷的碳化硅mosfet，包括：
31.碳化硅衬底1，
32.漂移层2，所述漂移层2设于所述碳化硅衬底1上侧面；所述漂移层2上设有沟槽21，所述漂移层2上设有源区22；
33.绝缘层3，所述绝缘层3设于所述沟槽21内，且所述绝缘层3内设有绝缘介质层31，所述绝缘介质层31与所述绝缘层3之间形成卡槽32；所述绝缘层3侧壁连接所述源区22，所述绝缘介质层31为凸字形，所述绝缘层3为二氧化硅；
34.栅极多晶硅层4，所述栅极多晶硅层4设于所述卡槽32内，所述栅极多晶硅层4为倒凹字形；
35.源极金属层5，所述源极金属层5连接至所述源区22，源极金属层5也可以连接到漂移层2，增大导电面积；
36.栅极金属层6，所述栅极金属层6连接至所述栅极多晶硅层5；
37.以及，漏极金属层7，所述漏极金属层7连接至所述碳化硅衬底1的下侧面。
38.该mosfet为沟槽型，沟槽中除了传统的二氧化硅绝缘层3之外新增了高质量绝缘
介质层31，该绝缘介质层31由淀积产生，质量更高，栅极金属层6可靠性提高，该高质量绝缘介质层31可以有效耐压，将传统沟槽栅底部的电场集中问题进行解决，同时增加了绝缘层厚度，减少了栅电容。
39.该绝缘介质层31增加了沟槽型栅底部的耐压层厚度，同时其增加了底部绝缘层厚度，使得沟槽型栅的底部电容变小，电场变弱，从结构上减少了电场集中问题。
40.通过高质量绝缘介质层31以及绝缘层3将左右两侧对称源极22的栅极控制分开，是电流和电场集中在侧壁贴近二氧化硅绝缘层位置，实现更好的栅控能力；高质量绝缘介质层31增加了沟槽型栅的控制能力，底部的高质量绝缘介质降低了底部电场集中问题，也减少了栅极的寄生电容。
41.如图1至10所示，上述mosfet的制造方法，包括如下步骤：
42.步骤1、在碳化硅衬底1的漂移层2上形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层2进行刻蚀，形成沟槽21；
43.步骤2、对沟槽21进行氧化，形成绝缘层3，所述绝缘层3为二氧化硅；
44.步骤3、在绝缘层3内淀积形成绝缘介质层31，所述绝缘介质层31为凸字形；
45.步骤4、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，形成卡槽32；
46.步骤5、在所述卡槽32上淀积多晶硅，形成栅极多晶硅层4，所述栅极多晶硅层4为倒凹字形；
47.步骤6、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，并进行离子注入，形成源区22；
48.步骤7、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，淀积金属，形成源极金属层5；
49.步骤8、在漂移层2上重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，淀积金属，形成栅极金属层6；
50.步骤9、清除所有阻挡层a，在碳化硅衬底1上淀积金属，形成漏极金属层7。
51.虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。