半导体结构的制作方法

1.本实用新型涉及半导体技术领域，特别涉及一种半导体结构。


背景技术：

2.随着半导体技术的发展，半导体集成电路更加趋向于小尺寸设计和高密度排布。而针对越来越小尺寸的半导体结构而言，进一步缩减尺寸的难度也更大，常常会受到微影设备的解析度的限制。具体的说，在半导体制造中，所制备出的图形尺寸(例如线宽和线距等)其最小尺寸取决于微影设备的解析能力，在微影设备可获得的最小特征尺寸的限制下，难以稳定的获得小于最小特征尺寸的图形，进而限制了半导体结构的尺寸的进一步缩减。并且，针对所制备出的更小尺寸的半导体结构而言，其性能也容易受到制备工艺的影响。


技术实现要素：

3.本实用新型的目的在于提供一种半导体结构，以缩减半导体结构的尺寸并有利于提高器件的稳定性。
4.为此，本实用新型提供一种半导体结构，包括：衬底；第一接触垫和第一绝缘结构，形成在所述衬底上，所述第一绝缘结构环绕在所述第一接触垫的外周；栅极导电层，形成在所述第一绝缘结构上，并在所述栅极导电层的中心还形成有竖直的通孔，所述通孔位于所述第一接触垫的上方；栅极介质层，设置在所述栅极导电层暴露于通孔的侧壁上；u型沟道层，形成在所述通孔内，所述u型沟道层包括第一沟道层和第二沟道层，所述第一沟道层设置在所述栅极介质层暴露于通孔的侧壁上，所述第二沟道层设置在所述第一沟道层的侧壁上并覆盖通孔底部的第一接触垫；以及，第二接触垫，设置在所述通孔的顶部并连接所述u型沟道层。
5.可选的，所述第一沟道层和所述第二沟道层的材料均包括多晶硅。
6.可选的，所述u型沟道层的材料包括第一掺杂类型的多晶硅，所述第一接触垫和所述第二接触垫的材料包括第二掺杂类型的多晶硅。
7.可选的，所述半导体结构还包括第二绝缘结构，所述第二绝缘结构填充在所述通孔中，所述第二接触垫形成在所述第二绝缘结构上。
8.可选的，所述第二绝缘结构的顶部位置低于所述通孔的顶部位置，所述第二接触垫填充所述通孔。
9.可选的，所述半导体结构还包括第一导线和第二导线，所述第一导线形成在所述第一接触垫的下方并沿着第一方向延伸，所述第二导线形成在所述第二接触垫的上方并沿着第二方向延伸。
10.本实用新型还提供了另一种半导体结构，包括：衬底；第一接触垫，形成在所述衬底上，并由衬底上的第一绝缘结构定义出；第三绝缘结构，形成在所述衬底上并位于所述第一接触垫和所述第一绝缘结构的上方，在所述第三绝缘结构中还具有通孔，所述通孔曝露出所述第一接触垫的顶部；第一沟道层，形成在所述通孔的侧壁位置，并界定出所述通孔的
内侧壁；第二沟道层，形成在所述通孔的内侧壁上，并接触所述第一接触垫的顶部；第二绝缘结构，填充在所述通孔内，并位于所述第二沟道层上而接触所述第二沟道层的底部与侧壁；以及，栅极介质层，位于所述第一沟道层背离所述第二沟道层的外侧壁上。
11.可选的，所述半导体结构还包括第二接触垫，所述第二接触垫设置在所述通孔的顶部并连接所述第二沟道层。
12.可选的，所述半导体结构还包括间隔介质层，所述间隔介质层位于所述第一接触垫和所述第一绝缘结构的上方，并位于所述第三绝缘结构的下方，所述通孔从所述第三绝缘结构向下延伸至所述间隔介质层内以暴露出所述第一接触垫。
13.可选的，所述半导体结构还包括栅极导电层，所述栅极导电层形成在所述栅极介质层背离第一沟道层的侧壁上。
14.在本实用新型提供的半导体结构中，将u型沟道层设置在栅极导电层内的竖直通孔中，并将第一接触垫和第二接触垫分别设置在u型沟道层的底部和顶部，从而使第一接触垫和第二接触垫可通过u型沟道层相互导通。该半导体结构整体以竖直的方式设置，并相应的在竖直方向上实现电性号传输。相比于横向设置的半导体结构而言，竖直设置的半导体结构可以有效利用上层空间，达到尺寸缩减的目的。
15.此外，本实用新型提供的半导体结构中，u型沟道层具有第一沟道层和第二沟道层，第一沟道层可用于在栅极介质层的制备过程中覆盖栅极介质层，避免栅极介质层受到刻蚀轰击而产生刻蚀损伤，提高了栅极介质层的膜层品质，进而有利于提高半导体结构的性能稳定性。
附图说明
16.图1为本实用新型一实施例中的半导体结构的示意图。
17.图2为本实用新型一实施例中的半导体结构的制备方法的流程示意图。
18.图3-图8为本实用新型一实施示例中的半导体结构在其制备过程中的结构示意图。
19.其中，附图标记如下：
20.100-衬底；
21.210-第一接触垫；
22.220-第二接触垫；
23.310-第一绝缘结构；
24.320-第二绝缘结构；
25.330-第三绝缘结构；
26.410-第一导线；
27.420-第二导线；
28.421-金属层；
29.422-功函数层；
30.500a-通孔；
31.510-栅极导电层；
32.520-栅极介质层；
33.600-u型沟道层；
34.610-第一沟道层；
35.620-第二沟道层；
36.700-间隔介质层。
具体实施方式
37.以下结合附图和具体实施例对本实用新型提出的半导体结构作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
38.具体参考图1所示，本实施例中的半导体结构包括衬底100，所述衬底100例如可以为硅衬底或绝缘衬底硅等(silicon-on-insulator，soi)。所述衬底100上形成有第一接触垫210和第一绝缘结构310，所述第一绝缘结构310环绕在所述第一接触垫210的外周。本实施例中，所述衬底100上形成有多个第一接触垫210，所述第一绝缘结构310用于隔离相邻的第一接触垫210。其中，所述第一接触垫210的材料可包括多晶硅，所述第一绝缘结构310的材料可包括氧化硅。
39.进一步的，在所述衬底100上还形成有第一导线410，所述第一导线410可形成在所述第一接触垫210的下方并沿着第一方向延伸(本实施例中，第一导线410具体是沿着垂直于纸面的方向延伸)，所述第一接触垫210电连接至所述第一导线410。具体示例中，所述第一导线410包括由下至上堆叠设置的金属层和功函数层，所述金属层的材料例如包括钨(w)，所述功函数层的材料例如包括氮化钛(tin)。
40.继续参考图1所示，在所述第一接触垫210和所述第一绝缘结构310上还形成有间隔介质层700，所述间隔介质层700的材料例如包括氧化硅和/或氮化硅。
41.所述半导体结构还包括栅极导电层510，所述栅极导电层510形成在所述第一绝缘结构310上。本实施例中，所述栅极导电层510具体形成在所述间隔介质层700上并位于所述第一绝缘结构310的上方。在所述栅极导电层510的中心还形成有竖直的通孔，所述通孔位于所述第一接触垫210的上方，所述第一接触垫210的至少部分顶表面暴露于所述通孔。本实施例中，所述通孔贯穿所述栅极导电层510，并进一步贯穿间隔介质层700，以使通孔的底部延伸至第一接触垫210。
42.本实施例中，所述半导体结构还包括第三绝缘结构330，所述第三绝缘结构330覆盖所述栅极导电层510，所述第三绝缘结构330具体可覆盖所述栅极导电层510的侧壁和顶部，所述通孔贯穿所述第三绝缘结构330和所述栅极导电层510。
43.继续参考图1所示，所述半导体结构还包括栅极介质层520，所述栅极介质层520覆盖所述栅极导电层510暴露于通孔的侧壁，也即，所述栅极介质层520覆盖通孔的侧壁。
44.本实施例中，所述栅极介质层520的材料可包括氧化硅。可选的，所述栅极介质层520具体包括覆盖栅极导电层510侧壁的氧化硅层和覆盖氧化硅层侧壁的氮化硅层，其中该
氮化硅层例如是通过对氧化硅层的侧壁进行氮化处理而转化形成。在该示例中，通过在栅极介质层520的外侧壁设置氮化硅层，以防止栅极导电层510被氧化。或者其他示例中，在所述栅极介质层520的侧壁上覆盖有氧化铝层，通过该氧化铝层同样可用于改善栅极导电层510被氧化的问题。
45.或者在其他实施例中，所述栅极介质层520可包括氧化铝层等。
46.进一步的方案中，在所述通孔内还形成有u型沟道层600，所述u型沟道层600形成在所述通孔内。所述u型沟道层600包括第一沟道层610和第二沟道层620，所述第一沟道层610覆盖所述栅极介质层520，即，所述第一沟道层610覆盖通孔的侧壁，所述第二沟道层620覆盖所述第一沟道层610和通孔底部的第一接触垫210。其中，所述第二沟道层620的厚度大于所述第一沟道层610的厚度。
47.本实施例中，所述第一沟道层610和所述第二沟道层620的材料可相同，例如均包括多晶硅。而其他实施例中，所述第一沟道层610的材料可包括氮化硅和/或氧化铝，例如，可通过对栅极介质层520的侧壁进行氮化处理而转化形成氮化硅层，用于构成所述第一沟道层610；或者，可利用沉积工艺在栅极介质层520的侧壁上形成氧化铝层，以用于构成所述第一沟道层610。所述第一沟道层610具有氮化硅层和/或氧化铝层，可以有效改善栅极导电层510被氧化的问题。
48.具体示例中，所述半导体结构还包括第二绝缘结构320，所述第二绝缘结构320填充在所述通孔内。其中，所述第二绝缘结构320的材料例如包括氧化硅。
49.继续参考图1所示，在所述通孔的顶部还形成有第二接触垫220，所述第二接触垫220连接所述u型沟道层600的顶部，所述第一接触垫210和所述第二接触垫220分别连接所述u型沟道层600的底部和顶部。其中，所述第一接触垫210和所述第二接触垫220可采用相同的材料形成，例如可均采用多晶硅形成。
50.具体的，所述第二接触垫220形成在所述第二绝缘结构320上，并与所述u型沟道层600的顶部电连接。本实施例中，所述第二绝缘结构320的顶部位置低于所述通孔的顶部位置，此时所述u型沟道层600覆盖通孔顶部的部分即暴露于所述通孔中，所述第二接触垫220填充所述通孔，从而与所述u型沟道层暴露于通孔内的部分电连接，增大第二接触垫220和u型沟道层600之间的接触面积，降低接触电阻。
51.可选的方案中，还可使所述第二接触垫220从所述通孔向上延伸出而高出于所述通孔的顶部，并且还可使所述第二接触垫220横向扩展至所述通孔的外周，以完全覆盖所述u型沟道层600的顶部，增大第二接触垫220的顶表面的面积。
52.进一步的，所述半导体结构还包括第二导线420，所述第二导线420形成在第二接触垫220的上方并沿着第二方向延伸，并且所述第二接触垫220电连接至所述第二导线420。具体的，所述第二导线420覆盖在其延伸路径上的第二接触垫220的顶表面。其中，所述第二导线420包括由下至上堆叠设置的功函数层422和金属层421，所述功函数层422的材料例如包括氮化钛(tin)，所述金属层421的材料例如包括钨(w)。
53.在一具体应用中，所述u型沟道层600为第一掺杂类型的多晶硅层，所述第一接触垫210和所述第二接触垫220为第二掺杂类型的多晶硅层，通过对栅极导电层510施加预定电压，以控制u型沟道层600反型而形成导电沟道，进而使第一接触垫210和第二接触垫220通过u型沟道层600内的导电沟道相互导通。
54.针对如上所述的半导体结构其制备方法例如图2所示，具体可包括如下步骤。
55.步骤s100，提供衬底。
56.步骤s200，形成第一接触垫和第一绝缘结构在所述衬底上，所述第一绝缘结构环绕在所述第一接触垫的外周。
57.步骤s300，形成栅极导电层在所述第一绝缘结构上，并在所述栅极导电层的中心形成竖直的通孔，所述通孔位于所述第一接触垫的上方。
58.步骤s400，形成栅极介质层和u型沟道层在所述通孔内，所述栅极介质层覆盖所述栅极导电层暴露于所述通孔的侧壁，所述u型沟道层包括第一沟道层和第二沟道层，所述第一沟道层覆盖所述栅极介质层，所述第二沟道层覆盖所述第一沟道层和通孔底部的第一接触垫。
59.步骤s500，形成第二接触垫在所述通孔的顶部，所述第二接触垫连接所述u型沟道层。
60.下面结合图3-图8对半导体结构的制备方法的各个步骤进行详细说明，其中图3-图8为本实用新型一实施示例中的半导体结构在其制备过程中的结构示意图。
61.在步骤s100中，具体参考图3所示，提供衬底100，所述衬底100例如可以为硅衬底或绝缘衬底硅等(silicon-on-insulator，soi)。
62.在步骤s200中，继续参考图3所示，形成第一接触垫210和第一绝缘结构310在所述衬底100上，所述第一绝缘结构310环绕在所述第一接触垫210的外周。
63.本实施例中，在制备所述第一接触垫210之前，还包括形成第一导线410在所述衬底100上，所述第一导线410沿着第一方向延伸，本实施例中，第一导线410具体是沿着垂直于纸面的方向延伸。具体示例中，所述第一导线410包括由下至上堆叠设置的金属层和功函数层，所述金属层的材料例如包括钨(w)，所述功函数层的材料例如包括氮化钛(tin)。
64.以及，所述第一接触垫210形成在所述第一导线410的上方，以和所述第一导线410电连接。
65.进一步的，在制备所述第一接触垫210和所述第一绝缘结构310之后，还可在所述第一接触垫210和所述第一绝缘结构310上形成间隔介质层700。
66.在步骤s300中，继续参考图3所示，形成栅极导电层510在所述第一绝缘结构310上，并在所述栅极导电层510的中心形成竖直的通孔500a，所述通孔500a位于所述第一接触垫210的上方。
67.具体的，可在形成所述栅极导电层510之后，对所述栅极导电层510进行刻蚀以形成竖直的通孔500a。本实施例中，在刻蚀所述栅极导电层510之前还形成有第三绝缘结构330，所述第三绝缘结构330覆盖所述栅极导电层510的侧壁和顶部，之后，对所述第三绝缘结构330和所述栅极导电层510进行刻蚀，以形成所述通孔500a。
68.在步骤s400中，具体参考图4-图6所示，形成栅极介质层520和u型沟道层600在所述通孔500a内。其中，所述栅极介质层520覆盖所述栅极导电层510暴露于所述通孔500a的侧壁，所述u型沟道层600包括第一沟道层610和第二沟道层620，所述第一沟道层610覆盖所述栅极介质层520，所述第二沟道层620覆盖所述第一沟道层610和通孔底部的第一接触垫210。
69.本实施例中，所述栅极介质层520和所述u型沟道层600的制备方法具体可包括如
下步骤。
70.步骤一，具体参考图4所示，依次沉积介质材料层520a和第一沟道材料层610a，所述介质材料层520a和所述第一沟道材料层610a均覆盖所述通孔500a的侧壁和底部，并且还进一步覆盖第三绝缘结构330的顶表面。
71.步骤二，结合图5所示，执行刻蚀工艺，以去除所述第一沟道材料层610a中覆盖通孔底部的部分，还可同时去除第一沟道材料层610a覆盖第三绝缘结构顶表面的部分，并保留第一沟道材料层610a中覆盖通孔侧壁的部分以构成所述第一沟道层610。此时，即保留出所述介质材料层520a中覆盖通孔底部的部分。
72.步骤三，继续参考图5所示，继续刻蚀所述介质材料层520a中覆盖通孔底部且暴露出的部分，本实施例中还同时去除介质材料层520a覆盖第三绝缘结构顶表面的部分，并保留所述介质材料层中覆盖通孔侧壁的部分以构成所述栅极介质层520。
73.即，本实施例中，最终保留下的栅极介质层520，是在第一沟道层610的掩模下而进行的图形化过程，因此在图形化过程中可使最终保留下的栅极介质层520可以免受刻蚀的攻击，避免栅极介质层520中产生有刻蚀损伤，如此，有利于提高最终形成的半导体结构的性能。
74.步骤四，具体可参考图6和图8所示，形成第二沟道层620，所述第二沟道层620覆盖所述第一沟道层610和通孔底部的第一接触垫210。
75.具体的，所述第二沟道层620的制备方法可包括：首先参考图6所示，沉积第二沟道材料层620a，所述第二沟道材料层620a覆盖第一沟道层610和通孔底部的第一接触垫210，并且还覆盖第三绝缘结构330的顶表面；接着参考图8所示，去除所述第二沟道材料层620a覆盖第三绝缘结构顶表面的部分。
76.本实施例中，用于形成栅极介质层520的介质材料可包括氧化硅。具体方案中，可利用沉积工艺(例如，化学气相沉积工艺cvd或者原子层沉积工艺ald)沉积氧化硅材料以形成氧化硅层，并在沉积氧化硅层之后，还可进一步对氧化硅层的至少侧壁部分进行氮化处理，例如可采用氨气(nh3)或者氮气(n2)对氧化硅层的至少侧壁部分进行等离子体处理，进而转化形成氮化硅层，由此使得所形成的介质材料层520a还包括氮化硅层。或者，也可以在沉积氧化硅层之后，直接利用沉积工艺(例如，化学气相沉积工艺cvd或者原子层沉积工艺ald)沉积氮化硅层。此外，其他实施例中，在形成所述介质材料层520a之后，还可在所述介质材料层520a上形成金属氧化物层，所述金属氧化物层可具体为氧化铝层。如此，以使得所形成的栅极介质侧520的外侧壁设置有氮化硅层或者金属氧化物层，从而可改善栅极导电层510被氧化的问题。
77.进一步的，所述第一沟道层610和所述第二沟道层620的材料可相同，例如均包括多晶硅。而其他实施例中，所述第一沟道层610的材料可包括氮化硅，此时可以直接利用沉积工艺(例如，化学气相沉积工艺cvd或者原子层沉积工艺ald)沉积氮化硅层；或者，也可通过对栅极介质层520的侧壁进行氮化处理，例如，可采用氨气(nh3)或者氮气(n2)对栅极介质层520的侧壁进行等离子体处理，进而转化形成氮化硅层，用于构成所述第一沟道层610。或者，其他实施例中，所述第一沟道层610的材料可包括金属氧化物层，所述金属氧化物层可具体为氧化铝层，此时可利用沉积工艺在栅极介质层520的侧壁上形成氧化铝层，以用于构成所述第一沟道层610。所述第一沟道层610具有氮化硅层和/或金属氧化物层，可以有效改
善栅极导电层510被氧化的问题。
78.本实施例中，参考图7所示，在沉积第二沟道材料层620a之后，还包括在所述通孔500a内形成第二绝缘结构320。具体的，所述第二绝缘结构320填满所述通孔500a之后，还可进一步回刻蚀所述第二绝缘结构320，以降低第二绝缘结构320在所述通孔500a内的高度，以使得后续形成的第二接触垫220可以至少部分填充在所述通孔500a。
79.在步骤s500中，继续参考图8所示，形成第二接触垫220在所述通孔500a的顶部，所述第二接触垫220连接所述u型沟道层600。
80.其中，所述第二接触垫220的制备方法可包括：首先，沉积用作第二接触垫220的导电材料层，该导电材料层填充通孔500a并覆盖第三绝缘结构的上方；接着，去除导电材料层高出通孔500a的部分，并利用保留的导电材料层构成所述第二接触垫220。本实施例中，在去除导电材料层高出于通孔500a的部分之后，还进一步去除第二沟道材料层620a覆盖第三绝缘结构的部分，以使得最终形成的第二沟道层620位于通孔500a内。
81.在形成所述第二接触垫220之后，还进一步包括形成第二导线420，例如可参考图1所示。所述第二导线420形成在所述第二接触垫220的上方并沿着第二方向延伸，所述第二接触垫220电连接至所述第二导线420。其中，所述第二导线420包括由下至上堆叠设置的功函数层422和金属层421，所述功函数层422的材料例如包括氮化钛(tin)，所述金属层421的材料例如包括钨(w)。
82.在本实施例提供的半导体结构中，可利用栅极导电层控制u型沟道层形成导电沟道，从而使u型沟道层底部和顶部的第一接触垫和第二接触垫可通过导电沟道相互导通，实现电性号传输。其中，u型沟道层具有第一沟道层和第二沟道层，第一沟道层可用于在栅极介质层的制备过程中覆盖栅极介质层，避免栅极介质层受到刻蚀轰击而产生刻蚀损伤，提高了栅极介质层的膜层品质，进而有利于提高所构成的半导体结构的性能。
83.基于如上所述的半导体结构的技术构思，本实用新型还提供了另一种技术方案，该技术方案中的半导体结构具体包括：衬底；形成在衬底上的第一接触垫和沟道结构。通过所述沟道结构实现第一接触垫的电信号在竖直方向上的传输。
84.可结合图1所示，所述第一接触垫210形成在所述衬底100上，并由衬底100上的第一绝缘结构310定义出。以及，在所述衬底100上还形成有第三绝缘结构330，所述第三绝缘结构330位于所述第一接触垫210和所述第一绝缘结构310的上方，并在所述第三绝缘结构330中还具有通孔，所述通孔曝露出所述第一接触垫210的顶部。
85.进一步的，所述沟道结构包括第一沟道层610和第二沟道层620。其中，所述第一沟道层610形成在所述通孔的侧壁位置，并界定出所述通孔的内侧壁，可以认为，第一沟道层610的内侧壁构成了通孔的内侧壁。以及，所述第二沟道层620形成在所述通孔的内侧壁上，并接触所述第一接触垫210的顶部，进而和第一接触垫210电连接。
86.其中，所述第一沟道层610和所述第二沟道层620的材料可以相同，例如均包括多晶硅。或者，所述第一沟道层610的材料可包括氮化硅和/或氧化铝；例如，可对通孔侧壁位置的膜层进行氮化处理而转化形成氮化硅层，用于构成所述第一沟道层610；又例如，可利用沉积工艺在通孔的侧壁位置形成氧化铝层，以用于构成所述第一沟道层610。
87.本实施例中，所述第二沟道层620覆盖通孔的内侧壁和底部，并在通孔内界定出内沟槽，在所述第二沟道层620所界定出的内沟槽中还填充有第二绝缘结构320，所述第二绝
缘结构320位于所述第二沟道层620上而相应的接触所述第二沟道层620的底部与侧壁。
88.进一步的，所述半导体结构还包括第二接触垫220，所述第二接触垫220设置在所述通孔的顶部并连接所述第二沟道层620。即，第二接触垫220和第一接触垫210分别位于沟道结构的上方和下方，从而可通过所述沟道结构相互连接，具体可利用第二沟道层620实现上下连接。具体示例中，所述第二绝缘结构320的顶部位置低于所述通孔的顶部位置，此时所述第二沟道层620覆盖通孔顶部的部分即暴露于所述通孔中，所述第二接触垫220填充所述通孔，从而与所述第二沟道层620暴露于通孔内的部分电连接，增大第二接触垫220和第二沟道层620之间的接触面积，降低接触电阻。
89.具体示例中，所述半导体结构还包括间隔介质层700，所述间隔介质层700位于所述第一接触垫210和所述第一绝缘结构310的上方，并位于所述第三绝缘结构330的下方，所述通孔从所述第三绝缘结构330向下延伸至所述间隔介质层700内以暴露出所述第一接触垫210，即，所述间隔介质层700在通孔位置形成有开口而暴露出所述第一接触垫210。本实施例中，所述第一沟道层610位于所述间隔介质层700的上方，并且第一沟道层610的内侧壁和所述间隔介质层700对应于开口的侧壁对齐。
90.与上述实施例类似的，在所述衬底100上也可设置有第一导线410，所述第一导线410可形成在所述第一接触垫210的下方并沿着第一方向延伸(第一导线410例如是沿着图1所示的垂直于纸面的方向延伸)，所述第一接触垫210电连接至所述第一导线410。具体示例中，所述第一导线410包括由下至上堆叠设置的金属层和功函数层，所述金属层的材料例如包括钨(w)，所述功函数层的材料例如包括氮化钛(tin)。
91.具体示例中，所述半导体结构还包括第二导线420，所述第二导线420形成在第二接触垫220的上方并沿着第二方向延伸，并且所述第二接触垫220电连接至所述第二导线420。具体的，所述第二导线420覆盖在其延伸路径上的第二接触垫220的顶表面。其中，所述第二导线420包括由下至上堆叠设置的功函数层422和金属层421，所述功函数层422的材料例如包括氮化钛(tin)，所述金属层421的材料例如包括钨(w)。
92.可选的方案中，所述半导体结构还包括栅极介质层520，所述栅极介质层520位于所述第一沟道层610背离所述第二沟道层620的外侧壁上。以及，在所述栅极介质层520背离第一沟道层610的侧壁上还设置有栅极导电层510。
93.需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。
94.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。