一种半导体发光元件的制作方法

1.本实用新型涉及发光二极管领域，尤其涉及一种半导体发光元件。


背景技术：

2.发光二极管(英文：light emitting diode，简称：led)是一种能发光的半导体电子元件。外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层。衬底用于为外延材料提供生长表面，n型半导体层用于提供进行复合发光的电子，p型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。
3.近年来，iii-v族氮化物，由于其优异的物理及化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，从而广泛应用于电子、光学领域。其中，以gan基为主要材料的蓝绿光发光二极管，更是在照明、显示、数码方面有着长足的发展。随着led应用端的逐渐扩大，市场对led性能的要求也越来越高。目前的高光效应用产品比如灯丝灯、高阶灯管、高光效面板灯、机背光、电视背光等对led的发光效率和可靠性有着严格的要求，技术门槛高，成为了当前各大led外延和芯片厂商技术研发的热点。
4.为了提高led的发光效率，技术人员在n型半导体层和有源区之间引入了复合的浅量子阱超晶格层。复合浅量子阱超晶格层，使得部分底层的线性位错形成v-pits。目前v-pits的主要作用体现在增加正向电流注入，屏蔽缺陷导致的非辐射复合，来提升光效。
5.然而，由于gan材料的宽禁带、高电阻率的特性，致使该类led芯片在生产过程中因静电产生的感生电荷不易消失，当其累积到一定程度时，会产生很高的静电电压；当该静电电压超过材料的承受能力时，会发生击穿现象并放电。对于市场上应用较广的水平结构led芯片，其正负电极均位于芯片上面，两者间距极小；且有源层厚度薄，对静电的承受能力很小，极易被静电击穿，使器件失效。因此，gan基led和传统的led相比，抗静电能力差是其鲜明的缺点，静电所导致的失效已成为影响产品合格率和使用推广的一个非常棘手的问题。
6.有鉴于此，本发明人专门设计了一种半导体发光元件，本案由此产生。


技术实现要素：

7.本实用新型的目的在于提供一种半导体发光元件，以解决现有的具有v型缺陷的led芯片易被静电击穿的问题。
8.为了实现上述目的，本实用新型采用的技术方案如下：
9.一种半导体发光元件，包括：
10.衬底以及设置于所述衬底表面的外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的n型半导体层、有源区、p型半导体层以及贯穿所述有源区的v型凹坑；第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
11.其中，在所述n型半导体层和所述有源区之间还设有静电荷收集层，所述v型凹坑的尖端延伸至所述静电荷收集层，且所述n型半导体层具有穿透位错。
12.优选地，所述v型凹坑形成于所述穿透位错的顶部以构成漏电通道。
13.优选地，所述静电荷收集层具有n型掺杂，且所述静电荷收集层的掺杂浓度大于所述n型半导体层的掺杂浓度。
14.优选地，所述v型凹坑不贯穿所述静电荷收集层。
15.优选地，所述半导体发光元件包括gan基led元件。
16.优选地，在所述衬底与所述n型半导体层还设有缓冲层和u-gan层。
17.优选地，所述有源区包括沿生长方向交替层叠生长的量子垒和量子阱；所述量子垒包括gan层，所述量子阱包括ingan层。
18.优选地，所述静电荷收集层包括gan层、aln层、inn层、algan层、ingan层或alingan层中的任意一种或多种复合结构。
19.优选地，在所述n型半导体层与所述静电荷收集层之间还设有电流阻挡层。
20.优选地，在所有源区与所述p型半导体层之间还设有电子阻挡层。
21.优选地，所述v型凹坑从所述静电荷收集层经所述有源区延伸至所述电子阻挡层。
22.优选地，所述静电荷收集层的掺杂剂为si。
23.优选地，所述静电荷收集层的厚度为10-100nm，包括端点值。
24.经由上述的技术方案可知，本实用新型提供的半导体发光元件，其所述外延叠层包括依次堆叠的n型半导体层、有源区、p型半导体层以及贯穿所述有源区的v型凹坑；且，在所述n型半导体层和所述有源区之间还设有静电荷收集层，所述v型凹坑的尖端延伸至所述静电荷收集层，且所述n型半导体层具有穿透位错。从而，通过所述静电荷收集层将外延叠层下表面(即n型半导体层一侧)的静电荷收集；然后利用穿透位错与v型凹坑构成漏电通道，将静电荷输送到外延叠层表面(即p型半导体层一侧)与表面累积的正电荷发生中和；藉以实现：避免静电荷在外延叠层下表面的累积，降低半导体发光元件被静电击穿的风险，提高半导体发光元件的抗静电能力的有益效果。
25.进一步地，通过设置：所述静电荷收集层的掺杂浓度大于所述n型半导体层的掺杂浓度，使所述静电荷收集层具有相对较低的电阻率，从而有效地将静电荷汇聚于所述静电荷收集层后，通过漏电通道与正电荷更加充分的中和。
附图说明
26.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
27.图1为本实用新型实施例所提供的led芯片的结构示意图；
28.图2至图6为本实用新型实施例所提供的led芯片的制作方法步骤所对应的结构示意图；
29.图中符号说明：1、衬底，2、缓冲层，3、u-gan层，4、n型半导体层，5、电流阻挡层，6、静电荷收集层，7、有源区，8、电子阻挡层，9、p型半导体层，10、穿透位错，11、v型凹坑。
具体实施方式
30.为使本实用新型的内容更加清晰，下面结合附图对本实用新型的内容作进一步说明。本实用新型不局限于该具体实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
31.如图1所示，一种半导体发光元件，包括：
32.衬底1以及设置于所述衬底1表面的外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的n型半导体层4、有源区7、p型半导体层9以及贯穿所述有源区7的v型凹坑11；第一方向垂直于所述衬底1，并由所述衬底1指向所述外延叠层；
33.其中，在所述n型半导体层4和所述有源区7之间还设有静电荷收集层6，所述v型凹坑11的尖端延伸至所述静电荷收集层6，且所述n型半导体层4具有穿透位错10。
34.本实施例中，所述v型凹坑11形成于所述穿透位错10的顶部以构成漏电通道。
35.本实施例中，所述静电荷收集层6具有n型掺杂，且所述静电荷收集层6的掺杂浓度大于所述n型半导体层4的掺杂浓度。
36.本实施例中，所述v型凹坑11不贯穿所述静电荷收集层6。
37.本实施例中，所述半导体发光元件包括gan基led元件。
38.本实施例中，在所述衬底1与所述n型半导体层4还设有缓冲层2和u-gan层3。
39.本实施例中，所述有源区7包括沿生长方向交替层叠生长的量子垒和量子阱；所述量子垒包括gan层，所述量子阱包括ingan层。
40.本实施例中，所述静电荷收集层6包括gan层、aln层、inn层、algan层、ingan层或alingan层中的任意一种或多种复合结构。
41.本实施例中，在所述n型半导体层4与所述静电荷收集层6之间还设有电流阻挡层5。
42.本实施例中，在所有源区7与所述p型半导体层9之间还设有电子阻挡层8。
43.本实施例中，所述v型凹坑11从所述静电荷收集层6经所述有源区7延伸至所述电子阻挡层8。
44.本实施例中，所述静电荷收集层6的掺杂剂为si。
45.本实施例中，所述静电荷收集层6的厚度为10-100nm，包括端点值。
46.本实用新型还提供了一种半导体发光元件的制作方法，包括如下步骤：
47.s01、如图2所示，提供一衬底1；
48.具体地，衬底1可以是晶体结构不同于氮化物半导体层的异种材料，例如蓝宝石衬底1。
49.s02、如图3所示，在所述衬底1表面制作n型半导体层4，且所述n型半导体层4具有穿透位错10；
50.具体地，可以通过将iii族元素源、n源及n型掺杂剂引入腔室内，并使其生长而形成。例如，可以将三甲基镓(tmga)或者三乙基镓(tega)等ga源、nh3等n源及n型掺杂剂(如si等)引入腔室内而生长n型gan层，进而形成n型半导体层4。
51.n型半导体层4可以在相对较高的温度下生长，从而可以具有较低的缺陷密度。例如，n型半导体层4可以在大约1000℃以上的高温下生长。并且，n型半导体层4可以形成为单层或多层。
52.在此，n型半导体层4可以具有与衬底1不同的晶格常数，进而，具有晶格失配，以形成穿透位错10。本实施例中，n型半导体层4可包括一个或多个穿透位错10，在此不做限制。
53.根据本实用新型的一实施例的半导体发光元件还可以包括形成缓冲层2和u-gan层3的工序，所述缓冲层2和u-gan层3依次层叠于所述衬底1与n型半导体层4之间，并且起到使由于衬底1和n型半导体层4之间的晶格常数失配而引起的应力和应变缓解的作用。
54.根据本实用新型的一实施例的半导体发光元件还可以包括电流阻挡层5，所述电流阻挡层5设置于n型半导体层4的表面。
55.s03、如图4所示，在所述n型半导体层4的表面形成静电荷收集层6，且使所述静电荷收集层6对应穿透位错10的位置作为v型凹坑11的尖端起始点；进一步地，所述静电荷收集层6的掺杂浓度大于所述n型半导体层4的掺杂浓度；作为一个优选的实施例，所述v型凹坑11形成于所述穿透位错10的顶部以构成漏电通道。
56.具体地，所述静电荷收集层6可以通过将iii族元素源及n源引入腔室内，并将n型掺杂剂一同引入并使其生长而形成。在这种情况下，可以调节腔室内n型掺杂剂的引入量，以使静电荷收集层6能够具有相比于n型半导体层4更高的掺杂浓度。
57.并且，静电荷收集层6可以在相对较低的温度下形成于所述n型半导体层4上。例如，静电荷收集层6可以在大约800至1100℃的低温下形成。进而，静电荷收集层6可以具有相比于n型半导体层4较高的缺陷密度。
58.通过使所述静电荷收集层6形成为具有相对较高的缺陷密度，静电荷收集层6可以提供产生v型凹坑11的尖端起始点。进一步地，v型凹坑11对应于穿透位错10的上方而形成。需要强调的是，本实施中，对v型凹坑11的斜率、高度不做具体限制。
59.根据本实用新型的一实施例的半导体发光元件还可以包括电流阻挡层5，所述电流阻挡层5设置于n型半导体层4的表面。
60.s04、如图5所示，在所述静电荷收集层6的表面形成有源区7，并在所述有源区7保持v型凹坑11的开口形态；进一步地，所述有源区7包括沿生长方向交替层叠生长的量子垒和量子阱；所述量子垒包括gan层，所述量子阱包括ingan层。
61.具体地，可以向腔室内注入ga源、n源及n2载体生长gan层，以形成量子垒。接着，向腔室内注入in源、ga源、n源及n2载体生长ingan层，以形成量子阱。并通过交替反复如上所述的量子垒和量子阱生长的工序而形成有源区7。且，所述有源区7保持所述v型凹坑11的开口形态。
62.根据本实用新型的一实施例的半导体发光元件还可以包括电子阻挡层8，所述电子阻挡层8设置于有源区7的表面，且所述电子阻挡层8具有平坦的表面。
63.s05、如图6所示，在所述有源区7的表面形成p型半导体层9，且所述p型半导体层9填平所述v型凹坑11。
64.具体地，可以通过将iii族元素源、n源及p型掺杂剂引入腔室内，并使其生长而形成。例如，可以将三甲基镓(tmga)或者三乙基镓(tega)等ga源、nh3等n源及p型掺杂剂(如mg等)引入腔室内而生长p型gan层，进而形成p型半导体层9。
65.经由上述的技术方案可知，本实用新型提供的半导体发光元件，其所述外延叠层包括依次堆叠的n型半导体层4、有源区7、p型半导体层9以及贯穿所述有源区7的v型凹坑11；且，在所述n型半导体层4和所述有源区7之间还设有静电荷收集层6，所述v型凹坑11的
尖端延伸至所述静电荷收集层6，且所述n型半导体层4具有穿透位错10。从而，通过所述静电荷收集层6将外延叠层下表面(即n型半导体层4一侧)的静电荷收集；然后利用穿透位错10与v型凹坑11构成漏电通道，将静电荷输送到外延叠层表面(即p型半导体层9一侧)与表面累积的正电荷发生中和；藉以实现：避免静电荷在外延叠层下表面的累积，降低半导体发光元件被静电击穿的风险，提高半导体发光元件的抗静电能力的有益效果。
66.进一步地，通过设置：所述静电荷收集层6的掺杂浓度大于所述n型半导体层4的掺杂浓度，使所述静电荷收集层6具有相对较低的电阻率，从而有效地将静电荷汇聚于所述静电荷收集层6后，通过漏电通道与正电荷更加充分的中和。
67.本实用新型提供的半导体发光元件的制作方法，在实现上述有益效果的同时，其工艺制作简单、便捷，便于生产化。
68.本实用新型实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。
69.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
70.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
71.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。