氮化物基半导体器件及其制造方法与流程

1.本公开总体上涉及一种氮化物基半导体器件。更确切地说，本公开涉及一种氮化物基半导体器件，其特征在于，包括减少电流漏泄的氮化物基绝缘层。


背景技术：

2.近年来，关于高电子迁移率晶体管(hemt)的深入研究已经非常普遍，尤其是对于高功率切换和高频率应用。iii族氮化物基hemt利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构容纳二维电子气体(2deg)区，从而满足高功率/频率装置的需求。除了hemt之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(hbt)、异质结场效应晶体管(hfet)和调制掺杂fet(modfet)。然而，在iii族氮化物器件的制造过程中，氧扩散可能会导致电流漏泄问题，从而降低器件的电性能。因此，有必要针对这问题改善设备性能。


技术实现要素：

3.根据本公开的一个方面，提供一种半导体器件，其特征在于，包括第一氮化物基半导体层、第二氮化物基半导体层、掺杂氮化物基半导体层、氮化物基绝缘层、栅电极和钝化层。第二氮化物基半导体层设置在第一氮化物基半导体层上，第二氮化物基半导体层的带隙大于第一氮化物基半导体层的带隙。掺杂氮化物基半导体层设置在第二氮化物基半导体上方并具有第一宽度。氮化物基绝缘层设置在掺杂氮化物基半导体层上，并且具有小于第一宽度的第二宽度。栅电极设置在氮化物基绝缘层上方，并且具有大于第二宽度的第三宽度。钝化层设置在第二氮化物基半导体层上方，并且具有位于掺杂氮化物基半导体层和抵靠氮化物基绝缘层的栅电极。
4.根据本公开的一个方面，提供一种用于制造半导体器件的方法。所述方法包含如下步骤，形成第一氮化物基半导体层，且在第一氮化物基半导体层上形成第二氮化物基半导体层。掺杂氮化物基半导体层形成在第二氮化物基半导体層上方，在掺杂氮化物基半导体层上形成氮化物基绝缘层。在第二氮化物基半导体层上形成栅电极。窄化氮化物基绝缘层，使得氮化物基的绝缘层比氮化物基的绝缘层和栅电极窄。形成钝化层以填充氮化物基绝缘层和栅电极之间的间隙。
5.根据本公开的一个方面，提供一种氮基半导体器件，其特征在于，包括第一氮化物基半导体层、第二氮化物基半导体层、掺杂氮化物基半导体层、栅电极和氮化物基绝缘层。第二氮化物基半导体层设置在第一氮化物基半导体层上，第二氮化物基半导体层的带隙大于第一氮化物基半导体层的带隙。掺杂氮化物基半导体层设置在第二氮化物基半导体上。栅极电极设置在氮化物基绝缘层上。氮化物基绝缘层设置在掺杂氮化物基半导体层和栅电极之间。氮化物基绝缘层的相对的侧表面相对于掺杂氮化物基半导体层和栅电极的边缘為凹进的。
6.通过以上配置，即使至少一个泄漏电流流过栅电极的边缘，泄漏电流也不能直接
进入掺杂氮化物基半导体层。此外，由于氮化物基绝缘层比掺杂氮化物基半导体层和栅电极窄，从栅电极到掺杂氮化合物基半导体层的泄漏电流路径被延长，因此泄漏电流路径的等效电阻率增加。
附图说明
7.当结合附图阅读时，从以下详细描述容易地理解本公开的各方面。应注意，各种特征可不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
8.图1a是根据本公开的一些实施例的半导体器件的垂直横截面视图；
9.图1b是根据本公开的一些实施例的半导体器件于图1a的区域放大的垂直横截面视图；
10.图2a、图2b、和图2c是根据本公开的一些实施例展示用于制造氮基半导体器件的方法的不同阶段；
11.图3是根据本公开的一些实施例的半导体器件的横截面视图；
12.图4是根据本公开的一些实施例的半导体器件的横截面视图；
13.图5是根据本公开的一些实施例的半导体器件的横截面视图；以及
14.图6是根据本公开的一些实施例的半导体器件的横截面视图。
具体实施方式
15.在所有附图和详细描述中使用共同参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
16.相对于某一组件或组件群组，或者组件或组件群组的某一平面，为相关联图中所展示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可任何定向或方式在空间上布置，前提为本公开的实施例的优点是不会因此类布置而有所偏差。
17.此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等等。使用直线和直角只是为了方便表示层和特征。
18.在以下描述中，半导体器件/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或替代。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
19.图1a是根据本公开的一些实施例的氮化物基半导体器件1a的横截面视图。半导体器件1a包含衬底10、氮化物基半导体层12和14、掺杂氮化物基半导体层30、氮化物基绝缘层32、栅电极34、钝化层40、导电电极44和46、钝化层48、导电通孔50和图案化导电层52。
20.衬底10可以是半导体衬底。衬底10的示例性材料可包含例如但不限于si、sige、sic、砷化镓、p掺杂的si、n掺杂的si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(soi))或其
它合适的衬底材料。在一些实施例中，衬底10可包含例如但不限于iii族元素、iv族元素、v族元素或其组合(例如iii-v化合物)。在其它实施例中，衬底10可包含例如但不限于一个或多个其它特征，例如掺杂区、埋层、外延(epi)层或其组合。
21.在一些实施例中，衬底10可包含缓冲层。缓冲层可与衬底10与氮化物基半导体层12接触。缓冲层可配置成减小衬底10与氮化物基半导体层12之间的晶格和热失配，由此解决由失配/差异导致的缺陷。缓冲层可包含iii-v化合物。iii-v化合物可包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料还可包含例如但不限于gan、aln、algan、inalgan或其组合。
22.在一些实施例中，半导体器件1a可以进一步包括成核层(未示出)。成核层可以形成在衬底10和缓冲层之间。成核层可以被配置为提供过渡以适应衬底10和缓冲层的iii氮化物层之间的失配/差异。成核层的示例性材料可以包括例如但不限于aln或其任何合金成核层可配置成提供过渡以适应衬底10与缓冲层的iii-氮化物层之间的失配/差异。成核层的示例性材料可包含例如但不限于aln或其合金中的任一个。
23.氮化物基半导体层12安置于缓冲层上/之上/上方。氮化物基半导体层14安置于氮化物基半导体层12上/之上/上方。氮化物基半导体层12的示例性材料可包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x+y≤1)、alyga
(1-y)
n(其中y≤1)。氮化物基半导体层14的示例性材料可包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x+y≤1)、alyga
(1-y)
n(其中y≤1)。
24.选择氮化物基半导体层12和14的示例性材料以使得氮化物基半导体层14的带隙(即，禁带宽度)大于/高于氮化物基半导体层12的带隙，这会使其电子亲和势彼此不同并且在其间形成异质结。举例来说，当氮化物基半导体层12是具有约3.4ev的带隙的未掺杂gan层时，氮化物基半导体层14可选择为具有约4.0ev的带隙的algan层。因而，氮化物基半导体层12和14可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，由此邻近于异质结而产生二维电子气体(2deg)区。因此，半导体器件1a可包含至少一个gan基高电子迁移率晶体管(hemt)。
25.掺杂氮化物基半导体层30可设置于氮化物基半导体层14上/之上/上方。氮化物基绝缘层32被设置/堆叠在掺杂氮化物基半导体层30上/上方。栅电极34被设置/层叠在氮化物基绝缘层32上/上方，氮化物基绝缘层32位于掺杂氮化物基半导体层30和栅电极34之间。氮化物基绝缘层32可以用作绝缘层例如元件扩散绝缘或电绝缘。例如，元素扩散会在高温过程中发生，氮化物基绝缘层32可以阻挡从掺杂氮化物基半导体层30到栅电极34的元素扩散。
26.在图1a的示例性图示中，半导体器件1a是增强型器件，当栅电极34处于近似零偏压时，其处于常关状态。掺杂氮化物基半导体层30可以与氮化物基半导体層14形成至少一个p-n结以耗尽2deg区域，使得2deg区域的至少一个区域对应于对应的栅极电极34下方的位置。由于这种机制，半导体器件1a具有常闭特性。换言之，当没有电压施加到栅电极34或施加到栅极电极34的电压小于阈值电压(即，在栅电极34下方形成反转层所需的最小电压)时，栅极电极34下方的2deg区域的区域被保持阻挡，因此没有电流流过。
27.在一些实施例中，掺杂氮化物基半导体层30可被省略，使得半导体器件1a是耗尽型器件，这意味着半导体器件1a在零栅极-源极电压下处于常开状态。
28.掺杂氮化物基半导体层30可以是p型掺杂iii-v半导体层，掺杂氮化物基半导体层30的示例性材料例如可包括但不限于，p型掺杂iii-v族氮化物基半导体材料，像是p型氮化镓(gan)、p型氮化铝镓(algan)、p型氮化铟(inn)、p型氮化铝铟(alinn)、p型氮化铟镓(ingan)、p型氮化铝铟镓(alingan)或其组合。在一些实施方式中，可通过使用p型杂质，像是铍(be)、镁(mg)、锌(zn)、镉(cd)来实现p型掺杂材料。在一些实施例中，氮化物基半导体层12包括未掺杂的gan，氮化物基半导体层14包括algan，并且氮化物基掺杂半导体层30是p型gan层，其可以向上弯曲下面的带结构并耗尽2deg区域的对应区，从而将半导体器件1a置于关闭状态。
29.栅电极34的示例性材料可以是金属或金属化合物，栅电极34可以形成为具有相同或不同组成的单层或多层，金属或金属化合物的示例性材料包括但不限于钨(w)、金(au)、钯(pd)、钛(ti)、钽(ta)、钴(co)、镍(ni)、铂(pt)、钼(mo)、氮化钛(tin)、氮化钽(tan)、金属合金或其化合物或其他金属化合物。
30.图1b是根据本公开的一些实施例的图1a中的区域a的放大垂直横截面视图。如图1a和1b所示，氮化物基绝缘层32比掺杂氮化物基半导体层30和栅电极34窄，这导致半导体器件1a的工作稳定性的提高。
31.在操作期间，栅电极被偏置。在操作时，栅电极中的缺陷可能导致电流漏泄，泄漏电流最可能发生的地方之一是栅电极的边缘。一旦至少一个泄漏电流流过栅电极的边缘，泄漏电流可能继续向下流动，这降低了稳定性和性能。
32.为了克服这些问题，氮化物基绝缘层32夹在掺杂氮化物基半导体层30和栅电极34之间。即使至少一个泄漏电流流过栅电极34的边缘，泄漏电流也不能直接进入掺杂氮化物基半导体层30。此外，由于氮化物基绝缘层32比掺杂氮化物基半导体层30和栅电极34窄，所以从栅电极34到掺杂氮化物基半导体层30的漏电流路径被延长，因此漏电流路径的等效电阻率增加。泄漏电流路径的等效电阻率的增加可以降低泄漏电流向下流动到掺杂氮化物基半导体层30的概率，从而削弱泄漏电流问题。强漏电流问题会增加栅电极边缘的电场强度，所以器件上会发生击穿。因此，通过削弱漏电流问题，可以调制电场。
33.具体地，掺杂氮化物基半导体层30具有宽度w1；氮化物基绝缘层32具有宽度w2；栅极电极具有宽度w3；并且宽度w1-w3之间的关系是w1＞w2和w3＞w2。在图1b的示例性图示中，宽度w1-w3之间的关系为w1＞w3＞w3。因此，氮化物基绝缘层的相对的侧表面相对于掺杂氮化物基半导体层30和栅电极34的边缘為凹进的。
34.在一些实施例中，氮化物基绝缘层32的厚度小于掺杂氮化物基半导体层30和栅电极34的厚度，该厚度设计为使半导体器件1a的开关比可接受。在一些实施例中，氮化物基绝缘层32的示例性材料可以包括，例如但不限于，氮化物、氧化物或其组合。在一些实施例中，氮化物基绝缘层32的示例性材料可以包括例如但不限于aln。
35.钝化层40设置在氮化物基半导体层14之上/之上/之上。钝化层40可以覆盖掺杂氮化物基半导体层30、氮化物基绝缘层32和栅电极34。例如，钝化层40可覆盖栅电极34的侧表面。例如，钝化层40可以延伸到掺杂氮化物基半导体层30和栅电极34之间的间隙中，钝化层40可覆盖掺杂氮化物基半导体层30的顶表面。
36.钝化层40具有位于掺杂氮化物基半导体层30和栅电极34之间的部分402。钝化层40的部分402与氮化物基绝缘层32的侧表面接触。钝化层40的部分402抵靠氮化物基绝缘
層。
37.在一些实施例中，氮化物基绝缘层32的宽度w2允许钝化层40延伸以完全填充掺杂氮化物基半导体层30和栅电极34之间的间隙，钝化层40可能不会沉积到掺杂氮化物基半导体层30、氮化物基绝缘层32和栅电极34之间的深间隙中。在这种情况下，可能会产生间隙，这将降低器件性能。在一些实施例中，w1/w2的比率大于1。在一些实施方案中，w3/w2的比例大于1。
38.在图1b的示例性图示中，钝化层40的部分402与氮化物基的绝缘层32形成平坦界面。在一些实施例中，氮化物基绝缘层32和钝化层40具有不同的材料。在一些实施例中，钝化层40的示例性材料可以包括例如但不限于si3n4、sio2、al2o3、aloxn、sioyn或其组合。在一些实施例中，钝化层40的示例性材料可以包括例如但不限于si3n4、sio2、al2o3、aloxn、sioyn或其组合。在一些实施例中，钝化层40的示例性材料可以包括例如但不限于si3n4、sio2、al2o3、aloxn、sioyn或其组合。在一些实施例中，钝化层40的示例性材料可以包括例如但不限于si3n4、sio2、al2o3、aloxn、sioyn或其组合。在一些实施例中，氮化物基绝缘层具有大于钝化层40的电导率，其中这种选择可以有效地阻挡泄漏电流。
39.参考图1a，导电电极44和46设置在氮化物基半导体层14上/上方/上方，并且栅电极34位于导电电极44和46之间。导电电极44比导电电极46更接近掺杂氮化物基半导体层30。导电电极44比导电电极46更接近氮化物基绝缘层32，导电电极44比导电电极46更接近栅电极34。
40.在一些实施例中，电极44可以用作源电极。在一些实施例中，电极44可以用作漏极。在一些实施例中，电极46可以用作源电极。在一些实施例中，电极46可以用作漏极。在一些实施例中，导电电极44和46中的每一个可以被称为源极/漏极(s/d)电极，这意味着它们可以用作源极电极或漏极电极，这取决于器件设计。
41.导电电极44和46可穿透钝化层40以与氮化物基半导体层14接触。每个导电电极44和46都具有覆盖钝化层40的顶部。每个导电电极44和46都可高于钝化层40。
42.在一些实施例中，导电电极44和46可以包括，例如但不限于，金属、合金、掺杂的半导体材料(例如掺杂的晶体硅)、化合物(例如硅化物和氮化物)、其他导体材料或其组合。导电电极44和46的示例性材料可以包括例如但不限于ti、alsi、tin或其组合。导电电极44和46可以是具有相同或不同组成的单层或多层。在一些实施例中，导电电极44和46与氮化物基半导体层14形成欧姆接触。欧姆接触可以通过将ti、al或其他合适的材料施加到导电电极44、46来实现。在一些实施方案中，每个导电电极44与46由至少一个保形层和导电填充物形成，保形层可以包裹导电填充物。共形层的示例性材料可以包括例如但不限于ti、ta、tin、al、au、alsi、ni、pt或其组合。导电填充物的示例性材料可以包括例如但不限于alsi、alcu或其组合。
43.钝化层48覆盖钝化层40和导电电极44和46。钝化层48可用于保护目的或增强器件的电性能(例如，通过在不同层/元件之间提供电绝缘效果)。钝化层48可以用作平坦化层，其具有平坦的顶表面以支撑其他层/元件。在一些实施例中，钝化层48可以形成为较厚的层，并且在钝化层48上执行平坦化工艺，例如化学机械抛光(cmp)工艺，以去除多余部分，从而形成平坦的顶表面。钝化层48的示例性材料可以包括，例如但不限于，sinx、siox、si3n4、sion、sic、sibn、sicbn、氧化物、氮化物、等离子体增强氧化物(peox)或其组合。在一些实施
例中，钝化层48可以是多层结构，例如al2o3/sin、al2o3/sio2、aln/sin、aln/sio2或其组合的复合介电层。
44.接触孔50设置在钝化层48中。接触孔50纵向延伸，以电连接栅电极34和导电电极44和46。接触孔的顶表面可以不受钝化层140的覆盖，接触孔50的示例性材料可以包括例如但不限于导电材料，例如金属或合金。
45.图案化导电层52设置在钝化层48和接触通孔50上。图案化的导电层52与接触通孔50相接触。图案案化的导体层52可以具有金属线(metal lines)、焊垫(pads)、迹线(traces)或其组合，使得图案化导体层52能够形成至少一个电路。图案化导电层52的示例性材料可以包括具有ag、al、cu、mo、ni、ti、其合金、其氧化物、其氮化物或其组合的单层或多层層。
46.用于制造半导体器件1a的方法的不同阶段在图2a、图2b和图2c中示出，如下所述。在下文中，沉积技术可以包括，例如，但不限于，原子层沉积(ald)、物理气相沉积(pvd)、化学气相淀积(cvd)、金属有机cvd(mocvd)、等离子体增强cvd(pecvd)、低压cvd(lpcvd)、等离子体辅助气相沉积、外延生长或其他合适的工艺。
47.参考图2a，提供衬底10。氮化物基半导体层12和14可通过使用上文提及的沉积技术依次形成于衬底10上方。掺杂氮化物基半导体层30和栅电极32可通过使用上文提及的沉积技术形成于氮化物基半导体层14上方。
48.掺杂氮化物基半导体层30、氮化物基绝缘层32和栅电极34的形成包括沉积技术和图案化工艺。在一些实施例中，可以执行沉积技术以形成覆盖层，并且可以执行图案化工艺以去除其多余部分。在一些实施例中，图案化工艺可以包括光刻、曝光和显影、刻蚀、其他合适的工艺或其组合。
49.在一些实施例中，掺杂氮化物基的半导体层30比氮化物基绝缘层32和栅电极34宽。在一些实施方案中，氮化物基绝缘层32和栅极电极34具有相同的宽度。在一些实施例中，氮化物基绝缘层32和栅电极34在相同的光刻工艺中被图案化。
50.参考图2b，通过移除工艺使氮化物基绝缘层32变窄。在一些实施例中，去除工艺包括干刻蚀工艺、湿刻蚀工艺或其组合。在去除工艺之后，氮化物基绝缘层32比掺杂氮化物基半导体层30和栅电极34窄。
51.参考图2c，在氮化物基半导体层14上形成钝化层40，钝化层40为覆盖掺杂的氮化物基半导体層30、氮化物基绝缘层32和栅电极34，钝化层40可以填充掺杂的氮化物基绝缘层32和栅电极34之间的凹陷/间隙。
52.图3是根据本公开的一些实施例的氮化物基半导体器件1b的横截面视图。除了氮化物基绝缘层32被氮化物基绝缘层32b代替之外，氮化物基半导体器件1b类似于参照图1a和图1b所描述和图示的半导体器件1a。
53.氮化物基绝缘层32b具有相对的弯曲侧壁。氮化物基绝缘层32b的侧壁凹进其主体中。因此，钝化层40可以具有与氮化物基绝缘层32b形成弯曲界面的部分402。弯曲界面相对于氮化物基绝缘层32b為凹进的。氮化物基绝缘层32b的弯曲侧壁可以使钝化层40的部分402容易地填充到掺杂氮化物基半导体层30、氮化物基绝缘層32b和栅电极34之间的间隙中。为了制造半导体器件1b，用于缩小氮化物基绝缘层32b的去除工艺具有与图2b不同的配方，例如不同的刻蚀剂、温度或压力。
54.图4是根据本公开的一些实施例的半导体器件1c的横截面视图。除了氮化物基绝缘层32被氮化物基绝缘層32c代替之外，半导体器件1c类似于参照图1a和图1b所描述和图示的半导体器件1a。
55.氮化物基绝缘层32c具有相对的倾斜侧壁，氮化物基绝缘层32c是锥形的。氮化物基绝缘层32c沿向上方向的宽度逐渐增加。因此，钝化层40可以具有与氮化物基绝缘层32c形成倾斜界面的部分402。界面相对于氮化物基绝缘层32c倾斜。氮化物基绝缘层32c的倾斜侧壁可以使钝化层40的倾斜界面部分402容易地填充到掺杂氮化物基半导体层30、氮化物基绝缘層32c和栅电极34之间的间隙中。为了制造半导体器件1c，用于缩小氮化物基绝缘层32c的去除工艺具有与图2b不同的配方，例如不同的刻蚀剂、温度或压力。
56.图5是根据本公开的一些实施例的半导体器件1d的横截面视图。除了掺杂氮化物基半导体层30、氮化物基绝缘层32和栅电极34被掺杂氮化物基半导体层30d、氮化物基绝缘层32d和栅电极34d代替之外，半导体器件1d类似于参照图1和图2所描述和图示的半导体器件1a。
57.掺杂氮化物基半导体层30d具有彼此相对的侧表面302d和304d。从氮化物基绝缘层32d到侧表面302d的距离小于从氮化物基绝缘层32d至侧表面304d的距离，这种配置是考虑到泄漏电流问题而做出的。栅极-漏极侧具有相对更强的电场，因此距离关系可以有效地调制半导体器件1d的电场。
58.图6是根据本公开的一些实施例的半导体器件1e的横截面视图。除了掺杂氮化物基半导体层30、氮化物基绝缘层32和栅电极34被掺杂氮化物基半导体层30e、氮化物基绝缘层32e和栅电极34e代替之外，半导体器件1e类似于参照图1a和图1b所描述和图示的半导体器件1a。
59.氮化物基绝缘层32e具有彼此相对的侧表面322e和324e。栅电极34e具有彼此相对的侧表面342e和344e。氮化物基绝缘层32e层的侧表面322e与栅电极34e的侧表面342e隔开距离d1，氮化物基绝缘層32e层侧表面324e与栅极电极34e侧表面344e隔开距离d2，考虑到泄漏电流问题，距离d2大于距离d1。栅极-漏极侧具有相对更强的电场，因此距离关系可以有效地调制半导体器件1e的电场。
60.选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解各种实施例的公开内容，并且能够进行适合于预期的特定用途的各种修改。
61.如本文中所使用且不另外定义，术语“基本上”、“大体上”、“近似”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
62.如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件
位于前一组件与后一组件之间的情况。
63.虽然已参考本公开的具体实施例描述且说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可作出各种改变且可取代等效物。所述说明可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能由于例如共形沉积、刻蚀等等制造工艺而包含角表面或边缘、圆角等等。可存在未特别说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适应本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。