存储器及其制造方法、晶体管、电子设备与流程

本技术涉及半导体器件领域，具体而言，本技术涉及一种存储器及其制造方法、晶体管、电子设备。

背景技术：

1、与硅基mosfet相比，金属氧化物作为的沟道的(如igzo，indium gallium zincoxide，氧化铟镓锌)晶体管具有更低的漏电，其潜在应用受到广泛关注。而且，该金属氧化物与beol(backend of line,后道)工艺和3d堆栈具有良好的工艺兼容性。该金属氧化物沟道的晶体管在存储器领域，比如动态随机存取存储器(dynamic random access memory，dram)中具有广阔的应用前景。比如，dram存储器具有结构较为简单、制造成本较低、容量密度较高的优点。但相关技术中，金属氧化物沟道类晶体管，沟道与金属电极之间的接触电阻需要进一步降低。

技术实现思路

1、本技术提出一种存储器及其制造方法、晶体管、电子设备。

2、第一方面，本技术实施例提供了一种存储器，包括多个存储单元；存储单元包括晶体管；

3、晶体管包括第一电极、第二电极、第一半导体层和栅极；

4、第一电极和第二电极沿第一方向叠层设置且绝缘，第一方向与衬底的主表面相交；

5、第一电极和第二电极均包括金属层，第一电极和第二电极中的至少一个电极还包括过渡层，过渡层和金属层叠层设置且连接；

6、栅极和第一半导体层均沿第一方向延伸，第一半导体层环绕栅极的外侧壁且与栅极绝缘；第一半导体层与过渡层连接；

7、过渡层的功函数小于与过渡层叠层设置的金属层的功函数，且大于第一半导体层的电子亲和势。

8、在一些实施例中，第一电极包括第一金属层和第一过渡层，第二电极包括第二金属层和第二过渡层；

9、第一金属层和第一过渡层叠层设置；第二金属层和第二过渡层叠层设置；第一过渡层和第二过渡层绝缘；

10、第一半导体层同时与第一金属层、第一过渡层、第二金属层和第二过渡层接触，或，第一半导体层同时与第一过渡层、第二金属层和第二过渡层接触，且不与第一金属层接触。

11、在一些实施例中，晶体管还包括第二半导体层；

12、第二半导体层沿与衬底平行的平面延伸，第二半导体层和第一半导体层构成筒状结构，第二半导体层为筒状结构的底部，第一半导体层为筒状结构的侧部；

13、第二半导体层与第一金属层接触，或，第二半导体层与第一过渡层接触。

14、在一些实施例中，晶体管还包括第一绝缘介质层和栅介质层；

15、第一绝缘介质层位于第一过渡层和第二过渡层之间；第一过渡层、第一绝缘介质层和第二过渡层依次叠层设置且接触；

16、栅介质层位于栅极和半导体层之间，且分别与栅极和半导体层接触，半导体层包括第一半导体层和第二半导体层。

17、在一些实施例中，过渡层为金属氧化物层，该金属氧化物层中的金属包括铟、镓、锌、锡中至少一种；

18、第一半导体层为金属氧化物，该金属氧化物中的金属包括铟、镓、锌、锡中至少一种。

19、在一些实施例中，过渡层的材料包括铟、镓、锌；

20、第一半导体层的材料和过渡层中的铟的占比高于第一半导体层中的铟的占比。

21、第二方面，本技术实施例提提了一种晶体管，包括：第一电极、第二电极、第一半导体层和栅极；

22、第一电极和第二电极沿第一方向叠层设置且绝缘，第一方向与衬底的主表面相交；

23、第一电极和第二电极均包括金属层，第一电极和第二电极中的至少一个电极还包括过渡层，过渡层和金属层叠层设置且连接；

24、栅极和第一半导体层均沿第一方向延伸，第一半导体层环绕栅极的外侧壁且与栅极绝缘；第一半导体层与过渡层连接；

25、过渡层的功函数小于与过渡层叠层设置的金属层的功函数，且大于第一半导体层的电子亲和势。

26、第三方面，本技术实施例提供一种存储器，包括：

27、晶体管，晶体管包括沟道、源极、漏极、栅极；

28、沟道包括金属氧化物半导体层，源极和漏极均包括导电主体，导电主体包含金属电极；

29、源极和漏极至少之一还包括位于金属电极上的金属氧化物导电层；金属氧化物导电层位于金属电极的表面且与金属电极和金属氧化物半导体层接触；金属氧化物导电层的功函数小于与金属电极的功函数，且大于金属氧化物半导体层的电子亲和势。

30、在一些实施例中，金属电极为金属膜层，金属膜层的主表面沿着平行衬底的方向延伸，金属膜层的端面朝向金属氧化物半导体层；

31、金属氧化物导电层仅位于金属膜层的主表面且延伸到金属膜层的端面；金属膜层和金属氧化物导电层的端面与金属氧化物半导体层接触；或者，

32、金属氧化物导电层仅位于金属膜层的端面，金属氧化物导电层的两个端面分别与金属膜层的端面和金属氧化物半导体层接触；

33、或者，金属氧化物导电层包裹金属膜层的各主表面和端面，位于端面的金属氧化物导电层与金属氧化物半导体层接触。

34、在一些实施例中，金属氧化物半导体层沿着垂直衬底的方向延伸呈环形状，金属膜层的主表面沿着平行衬底的方向延伸；

35、源极和漏极的金属膜层位于金属氧化物半导体层的不同区域，其中，源极和漏极的金属膜层位于同一层使得晶体管形成水平沟道，或者源极和漏极的金属膜层在垂直衬底的方向上依次分布且相互绝缘。

36、在一些实施例中，金属氧化物半导体层和金属氧化物导电层均包含铟。

37、在一些实施例中，金属氧化物半导体层和金属氧化物导电层包含相同种类的金属，且金属氧化物导电层中的铟占比高于金属氧化物半导体层中的铟占比，或者金属氧化物导电层中的氧占比低于金属氧化物半导体层中的氧占比。

38、在一些实施例中，金属氧化物半导体层和金属氧化物导电层包含不完全相同种类的金属，金属氧化物导电层中包含有锡或铝，金属氧化物半导体层包含镓或锡或钨。

39、第四方面，本技术实施例提供了一种电子设备，包括如上述任一实施例提供的存储器，或包括如上述实施例提供的晶体管。

40、第五方面，本技术实施例提供了一种存储器的制作方法，包括：

41、提供一衬底；

42、在衬底的一侧依次沉积第一金属材料层、第一过渡层材料层、第一绝缘介质材料层、第二过渡层材料层和第二金属材料层，通过图案化工艺形成第一金属层、第一过渡层、第一绝缘介质层、第二过渡层和第二金属层；第一金属层和第一过渡层形成第一电极的导电主体结构和与沟道接触的接触层，第二过渡层和第二金属层形成第二电极的导电主体结构和与沟道的接触层；第一电极或第二电极作为位线的一部分；

43、在制作有第二电极的叠层结构上形成贯穿第二电极和第一绝缘介质层、并延伸至第一电极的容纳孔，容纳孔的侧壁暴露出第二电极、第一电极的第一过渡层或第一过渡层和第一金属层；

44、在容纳孔的侧壁形成半导体层、栅极绝缘层和栅极，其中，半导体层与容纳孔的侧壁暴露出的第二电极、第一电极的第一过渡层或第一过渡层和第一金属层接触。

45、第六方面，本技术实施例提供了一种存储器的制作方法，包括：

46、制作垂直沟道晶体管和位线，具体包括：

47、在衬底上形成至下而上堆叠的第一金属膜层、第一金属氧化物导电层、介质层、第二金属氧化物导电层、第二金属膜层的叠层；

48、同时对第一金属膜层、第一金属氧化物导电层进行构图工艺形成一体式结构的第一电极和位线；

49、同时对第二金属氧化物导电层、第二金属膜层进行构图工艺形成第二电极；

50、第一电极和第二电极在衬底上的投影有交叠，在交叠区域对第一电极、介质层和第二电极进行图案化工艺形成朝向衬底延伸的孔，孔的侧壁至少露出第二金属膜层、第一金属氧化物导电层和第二金属氧化物导电层；

51、至少在孔的侧壁形成金属氧化物半导体层，金属氧化物半导体层与孔侧壁露出的第二金属膜层、第一金属氧化物导电层和第二金属氧化物导电层接触；

52、在形成有金属氧化物半导体层的孔的侧壁依次形成栅极绝缘层和栅极，栅极填充孔。

53、本技术实施例提供的技术方案，至少具有如下有益效果：

54、本技术实施例提供的存储器，该存储器包括多个存储单元和多条位线；存储单元包括晶体管；所述晶体管的第一电极和第二电极中至少一个电极为叠层结构，即在电极中新增加过渡层，该过渡层与电极中的金属层叠层设置且连接，且所述第一电极或第二电极作为位线的一部分，且过渡层的功函数小于与所述过渡层叠层设置的金属层的功函数，且大于第一半导体层的电子亲和势，即过渡层的功函数介于与所述过渡层叠层设置的金属层的功函数和第一半导体层的电子亲和势之间，从而能够降低第一电极和/或第二电极与第一半导体层的有效肖特基势垒高度，进而降低了第一电极和/或第二电极与第一半导体层之间的接触电阻，从而提高晶体管的驱动电流，提升存储器的性能。而且，由于仅通过沉积(例如原子层沉积)任意调整过渡层和金属层的组成，即可减少第一电极和/或第二电极与第一半导体层的有效肖特基势垒高度，如图1和图2所示，电流将主要流过虚线框处的替代路径，而不是从第一半导体层到第一电极和第二电极的直接路径，从而能够显著提高存储器性能，工艺简单，易实现，且对第一半导体层的沟道特性的影响较小或无影响，制作成本低。

55、也就是说，本技术实施例提供的存储器通过在源或漏电极的金属线上设置过渡层与沟道接触，可降低沟道与金属源或漏极之间的接触电阻，提高存储器的信号读取速度同时降低或消除过渡层制作过程中对沟道特性的影响，提高整个器件性能，而且工艺简单、易实现制作成本低。然而，其他类似的结构或方法是无法兼顾这几种因素。本实施例中的晶体管可以为单栅晶体管，也可以为双栅晶体管，本技术不做限定。

56、本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。