半导体装置的制作方法

本发明涉及半导体装置。

背景技术：

1、半导体装置包括功率器件，被用作电力转换装置。本说明书中记载的功率器件是开关元件。开关元件例如是igbt(insulated gate bipolar transistor：绝缘栅双极晶体管)、功率mosfet(metal oxide semiconductor field effect transistor：金属氧化物半导体场效应晶体管)。半导体装置包括包含功率器件的多个半导体芯片和绝缘电路基板。绝缘电路基板包括绝缘板、以及形成于绝缘板的正面且接合有半导体芯片的布线板。多个半导体芯片并联连接在布线板上。另外，这样的多个半导体芯片的输出电极与其他布线板通过导线电连接。这样的半导体芯片、绝缘电路基板、导线、外部连接端子的一部分被收纳于壳体内并在壳体内填充有封装部件(例如，参照专利文献1)。

2、现有技术文献

3、专利文献

4、专利文献1：国际公开第2016/009496号

技术实现思路

1、技术问题

2、如果在布线板并联连接有多个半导体芯片，则在布线板沿着该多个半导体芯片的排列方向流动有电流。如此地流动的电流依次流入各个半导体芯片的背面的输入电极，并且电流被从半导体芯片的正面的输出电极输出。输出的电流经由导线而流向其他布线板。在该情况下，多个半导体芯片的每一个的电流路径的长度不同，根据其长度而使阻抗产生差异。因此，在多个半导体芯片的每一个半导体芯片产生电流的不均等(电流不平衡)。如果产生这样的电流不平衡，则每个电流路径的损耗变得不均等，妨碍了半导体装置的长寿命化。

3、本发明是鉴于这样的问题而完成的，其目的在于提供一种抑制了并联连接的多个半导体芯片的电流不平衡的半导体装置。

4、技术方案

5、根据本发明的一个观点，提供一种半导体装置，所述半导体装置具备：多个第一半导体芯片，其在背面包括输入电极，在正面包括输出电极；以及第一绝缘电路基板，其为矩形形状，依次具备第一边、第二边、第三边、第四边，所述第一绝缘电路基板包括与所述第一边平行地延伸的第一输入布线板、以及配置于所述第一输入布线板的所述第一边侧和所述第三边侧中的至少任一侧且与所述第一边平行地延伸的第一输出布线板，所述第一输入布线板具备：第一输入区，其与输入端子电连接，并且配置于所述第四边侧；以及第一芯片接合区，其配置于所述第二边侧且接合所述多个第一半导体芯片，所述第一输出布线板在所述第四边侧具备与输出端子电连接的第一输出区，并且在所述第二边侧具备与所述多个第一半导体芯片的所述输出电极电连接的第一连接布线区，所述第一连接布线区从所述第一输出区侧的端部沿着所述第一边形成有第一狭缝。

6、技术效果

7、根据公开的技术，能够抑制并联连接的多个半导体芯片的电流不平衡，实现半导体装置的长寿命化，并且抑制半导体装置的可靠性的降低。

技术特征：

1.一种半导体装置，其特征在于，具备：

2.根据权利要求1所述的半导体装置，其特征在于，

3.根据权利要求2所述的半导体装置，其特征在于，

4.根据权利要求3所述的半导体装置，其特征在于，

5.根据权利要求4所述的半导体装置，其特征在于，

6.根据权利要求5所述的半导体装置，其特征在于，

7.根据权利要求6所述的半导体装置，其特征在于，

8.根据权利要求7所述的半导体装置，其特征在于，

9.根据权利要求1所述的半导体装置，其特征在于，

10.根据权利要求9所述的半导体装置，其特征在于，

11.根据权利要求2所述的半导体装置，其特征在于，

12.根据权利要求11所述的半导体装置，其特征在于，

13.根据权利要求12所述的半导体装置，其特征在于，

14.根据权利要求13所述的半导体装置，其特征在于，

15.根据权利要求13所述的半导体装置，其特征在于，

16.根据权利要求15所述的半导体装置，其特征在于，

17.根据权利要求16所述的半导体装置，其特征在于，

18.根据权利要求17所述的半导体装置，其特征在于，

19.根据权利要求18所述的半导体装置，其特征在于，

20.根据权利要求19所述的半导体装置，其特征在于，

21.根据权利要求20所述的半导体装置，其特征在于，

22.根据权利要求21所述的半导体装置，其特征在于，

23.根据权利要求20所述的半导体装置，其特征在于，

24.根据权利要求23所述的半导体装置，其特征在于，

技术总结
本发明提供抑制并联连接的多个半导体芯片的电流不平衡的半导体装置。布线板在短边侧具备输出部分，在短边侧具备与半导体芯片的输出电极电连接的纵向连接部分及横向连接部分。此时，纵向连接部分从输出部分侧的端部沿着长边形成有狭缝。由此，从配置于距端子接合区最近的位置的半导体芯片输出的电流经由纵向连接部分和横向连接部分直到到达布线板的输出部分为止。该电流路径与从配置于距端子接合区最远的位置的半导体芯片输出的电流到达布线板的输出部分为止的电流路径之差变小。

技术研发人员：小平悦宏,关野裕介,伊藤太一
受保护的技术使用者：富士电机株式会社
技术研发日：
技术公布日：2024/1/15