半导体器件及其制造方法与流程

本申请的实施例涉及半导体器件及其制造方法。

背景技术：

1、半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增大了处理和制造ic的复杂性。

2、例如，随着ic技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止态电流以及减少短沟道效应(sce)来提高栅极控制。多栅极器件通常指的是具有设置在沟道区域的多于一侧上方的栅极结构(或它的部分)的器件。全环栅(gaa)晶体管是多栅极器件的实例，其已经成为用于高性能和低泄漏应用的流行和有前途的候选器件。gaa晶体管因其栅极结构而得名，该栅极结构可以围绕沟道区域延伸，从而在四侧上提供对堆叠沟道层的访问。与平面晶体管相比，这样的配置提供了沟道区域的更好控制，并且显著减少了sce(特别是通过减少亚阈值泄漏)。随着半导体工业进一步发展至亚10纳米(nm)技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，制造围绕堆叠沟道层的gaa部件的集成可能具有挑战性。例如，在gaa部件中，围绕最底部沟道层延伸的栅极结构也可以接合其下面的半导体衬底的顶部部分，在堆叠沟道层下面引起强泄漏电流。因此，虽然当前的方法在许多方面已经令人满意，但是关于所得器件的性能的挑战可能不是在所有方面都令人满意。

技术实现思路

1、本申请的一些实施例提供了一种制造半导体器件的方法，包括：形成从半导体衬底突出的半导体鳍，所述半导体鳍具有外延部分以及位于所述外延部分下面的台面部分，所述外延部分具有与多个牺牲层交错的多个沟道层，所述半导体衬底具有位于(110)晶面中的顶面；形成横跨所述半导体鳍的伪栅极结构；至少去除与所述伪栅极结构相邻的区域中的所述半导体鳍的所述外延部分，从而形成凹槽；在所述凹槽中外延生长缓冲半导体区域，所述缓冲半导体区域具有位于(110)晶面中的顶面；在所述缓冲半导体区域上外延生长源极/漏极部件；以及用金属栅极结构替换所述伪栅极结构。

2、本申请的另一些实施例提供了一种制造半导体器件的方法，包括：形成从衬底突出的半导体鳍，所述衬底具有位于(110)晶面中的顶面；在所述半导体鳍的侧壁上形成包覆层；在所述包覆层的侧壁上形成第一介电鳍和第二介电鳍；在所述半导体鳍以及所述第一介电鳍和所述第二介电鳍上形成伪栅极结构；使与所述伪栅极结构相邻的区域中的所述半导体鳍凹进，从而形成凹槽；使所述包覆层和所述半导体鳍的暴露在凹槽中的部分横向凹进，从而形成腔；在所述腔中沉积介电间隔件；在所述凹槽中生长由所述第一介电鳍和所述第二介电鳍夹置在中间的缓冲外延层，所述缓冲外延层具有位于(110)晶面中的顶面，所述缓冲外延层与最底部介电间隔件物理接触；在所述缓冲外延层上生长源极/漏极部件，所述源极/漏极部件包括不同掺杂剂浓度的多个外延层；在所述源极/漏极部件上方沉积介电层；以及用金属栅极结构替换所述伪栅极结构。

3、本申请的又一些实施例提供了一种半导体器件，包括：沟道构件，垂直堆叠在衬底之上；导电结构，包裹所述沟道构件的每个；外延部件，邻接所述沟道构件；内部间隔件，介于所述外延部件和所述导电结构之间；以及未掺杂的半导体区域，垂直堆叠在所述衬底和所述外延部件之间，其中，所述衬底和所述未掺杂的半导体区域的顶面都位于(110)晶面中。

技术特征：

1.一种制造半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中，所述缓冲半导体区域具有位于(111)晶面中的小平面。

3.根据权利要求2所述的方法，其中，所述小平面和所述半导体衬底的所述顶面的法线方向之间形成的角度在约5°至约35.5°范围内。

4.根据权利要求1所述的方法，其中，所述凹槽暴露所述伪栅极结构下面的所述台面部分的侧壁，并且其中，所述缓冲半导体区域完全覆盖所述台面部分的所述侧壁。

5.根据权利要求1所述的方法，其中，在所述半导体鳍的纵向方向上观察，所述缓冲半导体区域与最底部牺牲层部分重叠。

6.根据权利要求5所述的方法，其中，所述缓冲半导体区域与最底部牺牲层部分重叠约1nm至约5nm的厚度。

7.根据权利要求1所述的方法，其中，所述缓冲半导体区域的掺杂剂浓度小于所述半导体衬底和所述源极/漏极部件。

8.根据权利要求1所述的方法，其中，所述缓冲半导体区域基本没有掺杂剂。

9.一种制造半导体器件的方法，包括：

10.一种半导体器件，包括：

技术总结
方法包括：形成从半导体衬底突出的半导体鳍。半导体鳍具有外延部分以及位于外延部分下面的台面部分。外延部分具有与多个牺牲层交错的多个沟道层。半导体衬底具有位于(110)晶面中的顶面。方法也包括：形成横跨半导体鳍的伪栅极结构；至少去除与伪栅极结构相邻的区域中的半导体鳍的外延部分以形成凹槽；在凹槽中外延生长缓冲半导体区域；在缓冲半导体区域上外延生长源极/漏极部件；以及用金属栅极结构替换伪栅极结构。缓冲半导体区域具有位于(110)晶面中的顶面。本申请的实施例还涉及半导体器件及其制造方法。

技术研发人员：沙哈吉·B·摩尔
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/14