半导体器件的制作方法

本公开的示例实施方式涉及一种包括键图案的半导体器件及其制造方法。

背景技术：

1、由于半导体器件的小尺寸、多功能和/或低成本的特性，半导体器件是电子工业中的重要元件。半导体器件分为用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包括存储元件和逻辑元件两者的混合半导体器件。随着电子工业的进步，对具有改进特性的半导体器件的需求不断增加。例如，对具有高可靠性、高性能和/或多功能的半导体器件的需求不断增加。为了满足这种需求，半导体器件的结构复杂性和/或集成密度正在增加。

2、随着半导体器件的集成密度的增大，在基板的单位面积上形成的图案的密度增大。此外，由于需要具有多功能和高性能的半导体器件，所以在基板上形成的层的数量增加。因此，应当执行半导体器件的制造工艺以在期望的位置准确地形成图案。

技术实现思路

1、提供一种具有提高的可靠性的半导体器件。

2、提供一种提高在制造半导体器件的工艺期间执行的套刻测量步骤的性能的方法。

3、附加的方面将部分地在随后的描述中阐述，并且部分地将从该描述变得明显，或者可以通过所呈现的实施方式的实践而获知。

4、根据一示例实施方式的一方面，一种半导体器件可以包括：基板，包括键区域；虚设有源图案，提供在键区域上；虚设沟道图案，提供在虚设有源图案上，虚设沟道图案包括彼此间隔开的第一多个半导体图案；外延图案，连接到虚设沟道图案；以及第一子键图案，提供在虚设沟道图案上。第一子键图案可以围绕第一多个半导体图案中的每个的顶表面、底表面和侧表面。

5、根据一示例实施方式的一方面，一种半导体器件可以包括：基板，包括键区域；虚设有源图案，提供在键区域上；第一虚设沟道图案和第二虚设沟道图案，提供在虚设有源图案上，第一虚设沟道图案和第二虚设沟道图案彼此相邻；外延图案，提供在第一虚设沟道图案和第二虚设沟道图案之间；以及第一子键图案，提供在第一虚设沟道图案上。外延图案可以包括凹陷的顶表面。

6、根据一示例实施方式的一方面，一种半导体器件可以包括：基板，包括键区域；虚设有源图案，提供在键区域上；第一虚设沟道图案和第二虚设沟道图案，提供在虚设有源图案上并彼此间隔开；第一子键图案，提供在第一虚设沟道图案上；第二子键图案，提供在第二虚设沟道图案上；以及多个第三子键图案，提供在第一子键图案和第二子键图案之间。在第一虚设沟道图案上的第一子键图案和所述多个第三子键图案中的与其相邻的一个之间的距离可以为第一节距，在第二虚设沟道图案上的第二子键图案和所述多个第三子键图案中的与其相邻的一个之间的距离可以为第二节距，第一节距和第二节距可以彼此不同。

7、根据一示例实施方式的一方面，一种制造半导体器件的方法可以包括：在包括键区域的基板上交替地堆叠有源层和牺牲层；形成虚设有源图案和在虚设有源图案上的堆叠图案，该堆叠图案包括有源层和牺牲层；在堆叠图案上形成牺牲图案；使用牺牲图案作为掩模蚀刻堆叠图案以形成凹陷；在凹陷中形成外延图案，该外延图案包括凹陷的顶表面；以及用第一子键图案替换牺牲图案和牺牲层。

技术特征：

1.一种半导体器件，包括：

2.如权利要求1所述的半导体器件，其中所述外延图案包括凹陷的顶表面。

3.如权利要求1所述的半导体器件，其中所述第一子键图案包括提供在所述第一多个半导体图案中的相邻的半导体图案之间的部分。

4.如权利要求3所述的半导体器件，还包括提供在所述第一子键图案的所述部分和所述外延图案之间的内部间隔物。

5.如权利要求1所述的半导体器件，还包括提供在所述第一子键图案和所述虚设沟道图案之间的栅极绝缘层，

6.如权利要求1所述的半导体器件，还包括与所述第一子键图案相邻的第二子键图案，

7.如权利要求6所述的半导体器件，其中所述第二子键图案的底表面位于比所述第一子键图案的最下部高的水平处。

8.如权利要求1所述的半导体器件，还包括：

9.如权利要求8所述的半导体器件，其中所述第二沟道图案包括彼此间隔开的第二多个半导体图案，以及

10.如权利要求8所述的半导体器件，其中彼此相邻的所述栅电极以第一节距彼此间隔开，

11.一种半导体器件，包括：

12.如权利要求11所述的半导体器件，其中所述外延图案的高度在从所述第一虚设沟道图案朝向所述第二虚设沟道图案的方向上减小然后增大。

13.如权利要求11所述的半导体器件，还包括：

14.如权利要求11所述的半导体器件，还包括与所述第二子键图案相邻的第三子键图案，

15.如权利要求14所述的半导体器件，其中所述第三子键图案的底表面位于比所述第一子键图案和所述第二子键图案中的每个的最下部高的水平处。

16.一种半导体器件，包括：

17.如权利要求16所述的半导体器件，还包括提供在所述第一虚设沟道图案和所述第二虚设沟道图案之间的外延图案，

18.如权利要求16所述的半导体器件，其中所述多个第三子键图案中的每个的底表面位于比所述第一子键图案和所述第二子键图案中的每个的最下部高的水平处。

19.如权利要求16所述的半导体器件，还包括：

20.如权利要求16所述的半导体器件，其中所述第一虚设沟道图案和所述第二虚设沟道图案中的每个包括彼此间隔开的多个半导体图案，以及

技术总结
一种半导体器件包括：基板，包括键区域；虚设有源图案，提供在键区域上；虚设沟道图案，提供在虚设有源图案上，虚设沟道图案包括彼此间隔开的第一多个半导体图案；外延图案，连接到虚设沟道图案；以及第一子键图案，提供在虚设沟道图案上。第一子键图案围绕第一多个半导体图案中的每个的顶表面、底表面和侧表面。

技术研发人员：朴晟植,金正贤,白种和,宋见珠,尹范浚
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/15