半导体结构及其制造方法与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

背景技术：

1、薄膜晶体管(tft，thin film transistor)作为有源矩阵驱动平板显示技术的核心器件，广泛应用在显示领域。目前，在平板显示技术中，硅基薄膜晶体管是较成熟的产业化技术，主要包括非晶硅和多晶硅薄膜晶体管。随着平板显示技术朝着大面积、高分辨率、柔性可卷曲型方向发展以及诸多新型平板显示技术出现，对薄膜晶体管的性能提出的更高的需求。

2、氧化物半导体层例如氧化铟镓锌(igzo)、氧化铟锡(ito)、氧化铟钨(iwo)、氧化铟锌(izo)、氧化铟铝锌(iazo)等是一种非晶氧化物，有着比非晶硅更高的电子迁移率。将氧化物半导体层应用到新一代薄膜晶体管的沟道材料中可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的相应速度，实现更快的刷新率。使得半导体结构具有更高的能效水平，效率更高。然而，目前这种半导体结构还存在一些问题。

技术实现思路

1、本公开实施例提供一种半导体结构及其制造方法，至少可以提高半导体结构中的载流子迁移率。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；氧化物半导体层，位于所述基底的部分表面上，所述氧化物半导体层中具有用于钉扎氧空位的掺杂离子；掺杂层，至少位于所述氧化物半导体层与所述基底之间，且所述掺杂层中具有所述掺杂离子；栅极，位于所述氧化物半导体层远离所述基底的部分表面上；源漏掺杂区，位于所述栅极两侧的所述氧化物半导体层内。

3、在一些实施例中，所述掺杂离子包括氟离子或氢离子中的一种或多种。

4、在一些实施例中，所述掺杂层的材料包括氮化硅。

5、在一些实施例中，所述掺杂层的厚度为10-30nm。

6、在一些实施例中，所述基底包括：衬底以及位于所述衬底上的至少一个鳍部，所述衬底上还具有覆盖鳍部部分侧面的隔离层，且所述鳍部顶面高于所述隔离层顶面；所述氧化物半导体层至少位于鳍部的顶面上以及高于所述隔离层的侧面上，且所述掺杂层位于所述鳍部的顶部以及侧面。

7、在一些实施例中，所述至少一个鳍部包括沿多个沿预设方向间隔排布的鳍部；所述氧化物半导体层以及所述栅极在沿所述预设方向上均横跨所述多个鳍部。

8、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供基底；形成氧化物半导体层以及掺杂层，所述氧化物半导体层位于所述基底的部分表面上，所述掺杂层至少位于所述氧化物半导体层与所述基底之间，且所述掺杂层中具有掺杂离子；形成栅极，位于所述氧化物半导体层远离所述基底的部分表面上；形成源漏掺杂区，位于所述栅极两侧的所述氧化物半导体层内；进行退火处理，使得所述掺杂层中的部分所述掺杂离子扩散到所述氧化物半导体层，所述掺杂用于钉扎所述氧化物半导体层中的氧空位。

9、在一些实施例中，形成所述栅极前，还包括：采用等离子体处理工艺对所述氧化物半导体层表面进行处理。

10、在一些实施例中，所述基底的形成步骤包括：提供初始衬底；对部分厚度的所述初始衬底进行图形化，以形成至少一个鳍部，所述至少一个鳍部下方的剩余所述初始衬底作为衬底，所述衬底与所述至少一个鳍部构成所述基底。

11、在一些实施例中，形成所述源漏掺杂区以及进行所述退火处理的步骤包括：对所述栅极相对两侧的所述氧化物半导体层进行掺杂处理；在进行所述掺杂处理之后，进行所述退火处理，以激活所述掺杂层内的离子，且使所述掺杂层中的部分所述掺杂离子扩散到所述氧化物半导体层内。

12、本公开实施例提供的技术方案至少具有以下优点：

13、本公开实施例提供的半导体结构的技术方案中，包括：基底；氧化物半导体层，位于基底的部分表面上，氧化物半导体层中具有用于钉扎氧空位的掺杂离子；掺杂层，至少位于氧化物半导体层与基底之间，且掺杂层中具有掺杂离子；栅极，位于氧化物半导体层远离基底的部分表面上；源漏掺杂区位于栅极两侧的氧化物半导体层内。本公开实施例提供的半导体结构中设置了至少位于氧化物半导体层与基底之间的掺杂层，且氧化物半导体层中具有用于钉扎氧空位的掺杂离子。掺杂离子在氧化物半导体层中钉扎出了更多的氧空位，能够增加氧化物半导体层中作为载流子迁移轨道的氧空位的数量，从而能够提高氧化物半导体层中的载流子迁移率，在退火时保持氧化物半导体层中的载流子浓度和热稳定性，提高半导体结构中的载流子迁移率。此外，本公开实施例还扩大氧化物半导体层沟道面积，保持沟道长度不变，保持器件性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述掺杂离子包括氟离子或氢离子中的一种或多种。

3.根据权利要求1所述的半导体结构，其特征在于，所述掺杂层的材料包括氮化硅。

4.根据权利要求1所述的半导体结构，其特征在于，所述掺杂层的厚度为10nm-30nm。

5.根据权利要求1至4任一项所述的半导体结构，其特征在于，所述基底包括：衬底以及位于所述衬底上的至少一个鳍部，所述衬底上还具有覆盖鳍部部分侧面的隔离层，且所述鳍部顶面高于所述隔离层顶面；所述氧化物半导体层至少位于鳍部的顶面上以及高于所述隔离层的侧面上，且所述掺杂层位于所述鳍部的顶部以及侧面。

6.根据权利要求5所述的半导体结构，其特征在于，所述至少一个鳍部包括沿多个沿预设方向间隔排布的鳍部；所述氧化物半导体层以及所述栅极在沿所述预设方向上均横跨所述多个鳍部。

7.一种半导体结构的制造方法，其特征在于，包括：

8.根据权利要求7所述的制造方法，其特征在于，形成所述栅极前，还包括：

9.根据权利要求7所述的制造方法，其特征在于，所述基底的形成步骤包括：

10.根据权利要求7所述的制造方法，其特征在于，形成所述源漏掺杂区以及进行所述退火处理的步骤包括：对所述栅极相对两侧的所述氧化物半导体层进行掺杂处理；在进行所述掺杂处理之后，进行所述退火处理，以激活所述掺杂层内的离子，且使所述掺杂层中的部分所述掺杂离子扩散到所述氧化物半导体层内。

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；氧化物半导体层，位于基底的部分表面上，氧化物半导体层中具有用于钉扎氧空位的掺杂离子；掺杂层，至少位于氧化物半导体层与基底之间，且掺杂层中具有掺杂离子；栅极，位于氧化物半导体层远离基底的部分表面上；源漏掺杂区，位于栅极两侧的氧化物半导体层内。至少可以提高半导体结构中的载流子迁移率。

技术研发人员：薛兴坤
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/13