异质结双极晶体管结构及其形成方法与流程

文档序号:34416853发布日期:2023-06-08 17:29阅读:50来源:国知局
异质结双极晶体管结构及其形成方法与流程

本发明涉及半导体制造,尤其涉及一种异质结双极晶体管结构及其形成方法。


背景技术:

1、随着社会的发展以及现代通信对高频带下高性能和低成本的rf组件的需求,传统的硅材料器件无法满足这些性能上新的要求。由于异质结双极晶体管(hetero-junctionbipolar transistor,简称hbt)的高频性能大大优于硅双极晶体管,而与硅工艺的兼容性又使其具有硅的低价格,因此砷化镓技术获得了长足的进展,砷化镓hbt技术已成为rf集成电路市场的主流技术之一,并对现代通信技术的发展产生了深远的影响。

2、然而,现有的异质结双极晶体管结构仍存在诸多问题。


技术实现思路

1、本发明解决的技术问题是提供一种异质结双极晶体管结构及其形成方法,提高器件的利用效率及减少寄生电容。

2、为解决上述问题,本发明提供一种异质结双极晶体管结构,包括:基底;位于所述基底上的集电层、位于所述集电层上的基层、以及位于所述基层上的若干发射层,若干所述发射层沿第一方向平行排布;位于所述发射层上的发射层电极;位于所述集电层部分表面、所述基层部分表面、所述发射层表面和所述发射层电极部分表面的钝化结构,所述钝化结构暴露出所述发射层电极的部分顶部表面、相邻所述发射层之间的所述基层的部分顶部表面、以及所述集电层的部分顶部表面;基层电极,所述基层电极包括端部、若干指部和若干连接部,若干所述指部通过若干所述连接部与所述端部连接,且若干所述指部分别与暴露出的所述基层电连接,所述连接部位于所述钝化结构上,且所述集电层和所述连接部分别位于所述钝化结构两侧,所述端部位于所述集电层上的所述钝化结构上;位于暴露出的所述集电层上的若干集电层电极,所述集电层电极与所述集电层电连接。

3、可选的,所述钝化结构包括:位于所述发射层表面、所述发射层电极部分表面和所述基层部分表面的第一钝化层,所述第一钝化层暴露出所述发射层电极的部分顶部表面、以及相邻所述发射层之间的所述基层的部分顶部表面;位于所述集电层部分表面、所述基层部分表面和所述第一钝化层的表面的第二钝化层,所述第二钝化层暴露出所述集电层的部分顶部表面。

4、可选的,所述连接部位于所述第二钝化层上,且所述集电层和所述连接部分别位于所述第二钝化层两侧;所述端部位于所述集电层上的所述第二钝化层上。

5、可选的,所述发射层电极采用单层金属结构或多层金属结构。

6、可选的,位于所述集电层内的隔离区,所述隔离区内具有注入的粒子。

7、可选的,还包括:位于所述第二钝化层的表面、所述基层电极的部分表面、以及所述集电层电极的部分表面的第三钝化层,且所述第三钝化层暴露出所述基层电极的端部的顶部表面、所述集电层电极的顶部表面以及所述发射层电极的顶部表面;互连金属层,所述互连金属层分别与暴露出的所述发射层电极的表面、暴露出的所述基层电极的端部的表面、以及暴露出的所述集电层电极的表面电连接。

8、可选的,所述互连金属层包括相互分立的第一互连部、第二互连部和第三互连部,所述第一互连部与暴露出的所述发射层电极的表面电连接,所述第二互连部与暴露出的所述基层电极的端部的表面电连接,所述第三互连部与暴露出的所述集电层电极的表面电连接。

9、可选的,所述集电层内掺杂有第一离子;所述基层内掺杂有第二离子,所述第一离子的电学类型和所述第二离子的电学类型不同,所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。

10、可选的,所述发射层内掺杂有第三离子,所述第三离子的电学类型与所述第二离子的电学类型不同,所述第三离子的电学类型与所述第一离子的电学类型相同,所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度,且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。

11、相应的,本发明技术方案中还提供一种异质结双极晶体管结构的形成方法,包括:提供衬底,所述衬底包括基底、位于所述基底上的初始集电层、位于所述初始集电层上的初始基层、以及位于所述初始基层上的初始发射层;在所述初始发射层上形成若干发射层电极,若干所述发射层电极覆盖所述初始发射层的部分顶部表面,若干所述发射层电极沿第一方向平行排布;以若干所述发射层电极为掩膜刻蚀所述初始发射层,直至暴露出所述初始基层的顶部表面为止,以使所述初始发射层形成若干发射层;在所述初始基层、若干所述发射层和若干所述发射层电极的表面形成第一钝化材料层;在所述初始基层上选定保留区,若干所述发射层和若干所述发射层电极位于所述保留区上,且在位于所述保留区的所述第一钝化材料层上形成第一掩膜层,所述第一掩膜层覆盖位于所述保留区的所述第一钝化材料层;以所述第一掩膜层为掩膜,对所述初始基层、所述初始集电层和所述第一钝化材料层进行刻蚀处理,分别形成基层、集电层和第一钝化层;在所述集电层、所述基层和所述第一钝化层的表面形成第二钝化层;对所述第一钝化层和所述第二钝化层进行刻蚀处理,暴露出若干所述发射层电极的顶部表面、以及相邻所述发射层之间的所述基层的顶部表面;形成基层电极,所述基层电极包括端部、若干指部和若干连接部,若干所述指部通过若干所述连接部与所述端部连接,且若干所述指部分别与暴露出的所述基层电连接,所述连接部位于所述第二钝化层上,且所述集电层和所述连接部分别位于所述第二钝化层两侧,所述端部位于所述集电层上的所述第二钝化层上;在暴露出的所述集电层上形成若干集电层电极,所述集电层电极与所述集电层电连接。

12、可选的,在所述初始发射层上形成若干发射层电极的方法包括:在所述初始发射层上形成第一光刻胶层,所述第一光刻胶层暴露出部分所述初始发射层的顶部表面;采用蒸镀工艺在暴露出的所述初始发射层的顶部表面、以及所述第一光刻胶层的表面形成发射层电极材料层;采用剥离工艺去除位于所述第一光刻胶层上的所述发射层电极材料层、以及所述第一光刻胶层,形成若干所述发射层电极。

13、可选的,在形成所述基层和所述集电层之后,且在形成所述第二钝化层之前,还包括:在所述集电层内形成隔离区。

14、可选的,在所述集电层内形成所述隔离区的方法包括:在所述集电层上选定功能区,所述基层、若干所述发射层和若干所述发射层电极位于所述功能区内;在位于所述功能区的所述集电极层上形成第二掩膜层,所述第二掩膜层覆盖部分所述集电层、若干所述发射层和若干所述发射层电极;以所述第二掩膜层为掩膜,对暴露出的所述集电层进行粒子的注入处理,在所述集电层内形成所述隔离区。

15、可选的,在形成所述集电层电极之后,还包括:在暴露出的所述第二钝化层的表面、所述基层电极的部分表面、以及所述集电层电极的部分表面形成第三钝化层,且所述第三钝化层暴露出所述基层电极的端部的顶部表面、所述集电层电极的顶部表面以及所述发射层电极的顶部表面;形成互连金属层,所述互连金属层分别与暴露出的所述发射层电极的表面、暴露出的所述基层电极的端部的表面、以及暴露出的所述集电层电极的表面电连接。

16、可选的,形成所述互连金属层的方法包括:形成相互分立的第一互连部、第二互连部和第三互连部,所述第一互连部与暴露出的所述发射层电极的表面电连接,所述第二互连部与暴露出的所述基层电极的端部的表面电连接,所述第三互连部与暴露出的所述集电层电极的表面电连接。

17、可选的,所述集电层内掺杂有第一离子;所述基层内掺杂有第二离子,所述第一离子的电学类型和所述第二离子的电学类型不同,所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。

18、可选的,所述发射层内掺杂有第三离子,所述第三离子的电学类型与所述第二离子的电学类型不同,所述第三离子的电学类型与所述第一离子的电学类型相同,所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度,且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。

19、与现有技术相比,本发明的技术方案具有以下优点:

20、本发明的技术方案的异质结双极晶体管结构中,所述基层电极的端部位于所述集电层上方,可以有效减小所述基层的面积,进而减小所述基层与所述集电层之间形成的pn结的面积,使得器件结构工作时,在所述基层和所述集电层之间形成的寄生电容减小,从而提高器件结构的射频增益和截止频率,提升器件结构的性能。另外,由于所述基层中去除了为所述基层电极的端部提供放置且不能够贡献电流的部分,能够有效提升器件结构的利用效率。

21、本发明的技术方案的异质结双极晶体管结构的形成方法中,通过将所述基层电极的端部形成在所述保留区外部的所述集电层上方,可以有效减小所述基层的面积,进而减小所述基层与所述集电层之间形成的pn结的面积,使得器件结构工作时,在所述基层和所述集电层之间形成的寄生电容减小,从而提高器件结构的射频增益和截止频率,提升器件结构的性能。另外,由于所述基层中去除了为所述基层电极的端部提供放置且不能够贡献电流的部分,能够有效提升器件结构的利用效率。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1