包含多个接合管芯的高度集成的半导体器件的制作方法

本公开涉及一种直接接合的半导体器件及其制造方法。

背景技术：

1、在半导体工业中，已经开发了各种封装技术以满足对具有更大容量、更小厚度和减小的横向尺寸的半导体器件和/或电子产品的日益增长的需求。例如，已经提出了竖直地堆叠半导体芯片的封装技术，以实现高密度芯片堆叠结构。与仅包括单个半导体芯片的典型封装结构相比，该技术使得可以在小面积内集成各种功能的半导体芯片。

2、半导体封装包括半导体芯片，该半导体芯片被提供为容易地用作电子产品的一部分。通常，半导体封装包括印刷电路板(pcb)和半导体芯片，该半导体芯片安装在pcb上并使用接合线或凸块电连接到pcb。随着电子工业的发展，正在进行各种研究以提高半导体封装的可靠性和耐用性。

技术实现思路

1、本发明构思的一些实施例提供了具有提高的结构稳定性的半导体器件及其制造方法。

2、本发明构思的一些实施例提供了在制造半导体器件的过程期间减少故障的方法以及由此制造的半导体器件。

3、本发明构思的一些实施例提供了具有改善的电特性和提高的驱动稳定性的半导体器件及其制造方法。

4、根据本发明构思的实施例，一种半导体器件可以包括衬底、衬底上的下管芯和下管芯上的上管芯。下管芯可以包括：第一半导体衬底，具有第一器件区和第一边缘区；第一半导体元件，设置在第一半导体衬底的第一器件区上；第一焊盘，设置在第一器件区上且在第一半导体元件上；以及第一互连结构，将第一半导体元件连接到第一焊盘。第一互连结构可以包括：第一信号图案，设置在第一器件区上并连接到第一半导体元件；第二信号图案，设置在第一器件区上并直接连接到第一焊盘；以及第一虚设图案，设置在与第二信号图案相同的水平处并设置在第一边缘区上。上管芯和下管芯可以彼此结合，使得下管芯的第一焊盘与上管芯的第二焊盘接触。

5、根据本发明构思的另一实施例，一种半导体器件可以包括衬底、堆叠在衬底上的多个半导体管芯、以及设置在衬底上以包围管芯的模制层。每个管芯可以包括：半导体衬底，具有彼此相对的第一表面和第二表面；半导体元件，设置在半导体衬底的第一表面上；半导体元件上的第一焊盘；互连图案，将半导体元件连接到第一焊盘；防护环结构，设置在半导体衬底的第一表面上并且比互连图案更靠近半导体衬底的侧表面；虚设图案，在防护环结构上延伸；以及第二焊盘，设置在半导体衬底的第二表面上。彼此竖直地相邻的管芯可以被接合以彼此直接接触，并且互连图案的最上面的顶表面可以在与虚设图案的顶表面相同的水平处(例如，共面)。

6、根据本发明构思的另一实施例，一种半导体器件可以包括下部结构和下部结构上的上部结构。下部结构可以包括：第一半导体衬底，具有第一器件区和第一边缘区；第一半导体元件，设置在第一半导体衬底上；第一焊盘，在第一半导体元件上延伸；第一信号图案，直接连接到第一焊盘的底表面；以及第一虚设图案，设置在第一信号图案的侧向处。第一半导体元件和第一信号图案可以在第一器件区上延伸，并且第一虚设图案可以在第一边缘区上延伸。上部结构和下部结构可以彼此接合，并且下部结构的第一焊盘和上部结构的第二焊盘可以彼此接触，以形成单个物体。第一半导体元件和第一信号图案可以与第一边缘区间隔开。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一虚设图案延伸到所述第一器件区上的区域，并且连接到所述第二信号图案。

3.根据权利要求1所述的半导体器件，其中，所述第一虚设图案和所述第二信号图案彼此间隔开；以及其中，所述第一虚设图案相对于所述第一半导体元件电浮置。

4.根据权利要求1所述的半导体器件，其中，所述第一信号图案和所述第二信号图案不设置在所述第一边缘区上。

5.根据权利要求1所述的半导体器件，其中，所述第二信号图案和所述第一虚设图案具有相同的厚度；以及其中，所述第二信号图案的厚度和所述第一虚设图案的厚度在1μm至10μm的范围内。

6.根据权利要求1所述的半导体器件，还包括：

7.根据权利要求6所述的半导体器件，其中，所述第二信号图案的顶表面和所述第一虚设图案的顶表面与所述第一层间绝缘层的顶表面共面。

8.根据权利要求1所述的半导体器件，还包括：防护环结构，设置在所述第一半导体衬底的所述第一边缘区上，在竖直方向上位于所述第一虚设图案下方，并且与所述第一半导体元件电断开。

9.根据权利要求1所述的半导体器件，其中，所述上管芯包括：

10.根据权利要求9所述的半导体器件，其中，所述上管芯还包括：

11.一种半导体器件，包括：

12.根据权利要求11所述的半导体器件，其中，所述虚设图案比所述互连图案更靠近所述半导体衬底的所述侧表面。

13.根据权利要求11所述的半导体器件，其中，所述半导体衬底包括器件区和边缘区；其中，所述半导体元件和所述互连图案设置在所述器件区上；以及其中，所述虚设图案和所述防护环结构设置在所述边缘区上。

14.根据权利要求13所述的半导体器件，其中，所述半导体元件和所述互连图案不设置在所述边缘区上。

15.根据权利要求11所述的半导体器件，其中，所述互连图案的所述最上面的顶表面的至少一部分与所述第一焊盘直接接触。

16.根据权利要求11所述的半导体器件，其中，所述互连图案包括：

17.根据权利要求11所述的半导体器件，其中，所述多个半导体管芯中的每个半导体管芯的所述第一焊盘与和其相邻的另一半导体管芯的所述第二焊盘接触。

18.根据权利要求11所述的半导体器件，其中，所述多个半导体管芯中的两个相邻的半导体管芯的所述第一焊盘彼此接触。

19.根据权利要求11所述的半导体器件，还包括：

20.一种半导体器件，包括：

技术总结
一种半导体器件包括衬底和衬底上的下管芯。下管芯包括：第一半导体衬底，具有第一器件区和第一边缘区；第一器件区上的第一半导体元件；在第一器件区上且在第一半导体元件上的第一焊盘；以及第一互连结构，将第一半导体元件连接到第一焊盘。第一互连结构包括：第一器件区上的第一信号图案，连接到第一半导体元件；第一器件区上的第二信号图案，直接连接到第一焊盘；以及第一虚设图案，在与第二信号图案相同的水平处并设置在第一边缘区上。上管芯被设置，该上管芯接合到下管芯，使得下管芯的第一焊盘与上管芯的第二焊盘接触。

技术研发人员：张爱妮,金志勋,白承德,李赫宰
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/2/25