测试结构、量子比特的制造方法及量子芯片与流程

本申请属于量子信息领域，尤其是量子计算，特别地，本申请涉及一种测试结构、量子比特的制造方法及量子芯片。

背景技术：

1、量子芯片是量子计算机的核心部件。超导物理体系构建量子芯片的基本思路是：将由约瑟夫森结并联形成的超导量子干涉装置squid，与额外构建的电容极板并联，基于该并联结构形成的超导量子比特电路即作为量子芯片上执行量子计算的基本单元——量子比特。约瑟夫森结(josephson junction)，一般是由两块超导体夹以某种很薄的势垒层(厚度≤cooper电子对的相干长度)而构成的结构，例如s(超导材料层)—i(半导体或绝缘体材料层)—s(超导材料层)结构。超导量子干涉装置squid的性能质量直接决定量子比特性能的好坏，因此必须进行测试来确认是否合格。

2、发明创造内容

3、本申请的实施例提供一种测试结构、量子比特的制造方法及量子芯片，以实现对超导量子干涉装置squid的电学检测。

4、本申请的一个实施例提供了一种测试结构，包括：形成于衬底上的超导元件；形成于所述衬底上且与所述超导元件连接的超导量子干涉装置；以及，形成于所述衬底上且与所述超导元件连接的导电膜。

5、如上所述的测试结构，在一些实施方式中，所述导电膜包括超导膜。

6、如上所述的测试结构，在一些实施方式中，所述导电膜可从所述超导元件剥离去除。

7、如上所述的测试结构，在一些实施方式中，所述超导元件包括电容。

8、如上所述的测试结构，在一些实施方式中，所述超导量子干涉装置包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。

9、如上所述的测试结构，在一些实施方式中，所述约瑟夫森结的数量为奇数。

10、如上所述的测试结构，在一些实施方式中，所述约瑟夫森结的临界电流各不相同。

11、本申请的另一个实施例提供了一种量子比特的制造方法，包括：获得如上所述测试结构；将所述超导膜与测试电路接触连接，并测试所述超导量子干涉装置的电学参数；以及，在所述电学参数符合设计要求时，去除所述导电膜。

12、如上所述的制造方法，在一些实施方式中，所述电学参数包括电阻值。

13、本申请的还有一个实施例提供了一种量子芯片，包括根据如上所述制造方法制造的量子比特。

14、与现有技术相比，本申请提供的测试结构，包括形成于衬底上的超导元件，形成于所述衬底上且与所述超导元件连接的超导量子干涉装置，以及形成于所述衬底上且与所述超导元件连接的导电膜。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，便于实现超导量子干涉装置的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的电学检测。

技术实现思路

技术特征：

1.一种测试结构，其特征在于，包括：

2.根据权利要求1所述的测试结构，其特征在于，所述导电膜包括超导膜。

3.根据权利要求1所述的测试结构，其特征在于，所述导电膜可从所述超导元件剥离去除。

4.根据权利要求1至3任一项所述的测试结构，其特征在于，所述超导元件包括电容。

5.根据权利要求1至3任一项所述的测试结构，其特征在于，所述超导量子干涉装置包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。

6.根据权利要求5所述的测试结构，其特征在于，所述约瑟夫森结的数量为奇数。

7.根据权利要求5所述的测试结构，其特征在于，所述约瑟夫森结的临界电流不相同。

8.一种量子比特的制造方法，其特征在于，包括：

9.根据权利要求8所述的制造方法，其特征在于，所述电学参数包括电阻值。

10.一种量子芯片，其特征在于，包括根据权利要求8至9中任一项所述制造方法制造的量子比特。

技术总结
本申请公开了一种测试结构、量子比特的制造方法及量子芯片，属于量子计算技术领域。测试结构，包括形成于衬底上的超导元件，形成于所述衬底上且与所述超导元件连接的超导量子干涉装置，以及形成于所述衬底上且部分的覆盖所述超导元件的导电膜。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，便于实现超导量子干涉装置的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的电学检测。

技术研发人员：请求不公布姓名,请求不公布姓名,张辉
受保护的技术使用者：本源量子计算科技（合肥）股份有限公司
技术研发日：
技术公布日：2024/1/15