适用于多相buck的低轮廓磁集成电感及变换器拓扑结构

本发明属于电力电子，具体涉及一种适用于多相buck的低轮廓磁集成电感及变换器拓扑。

背景技术：

1、非隔离型dc-dc变换器由于电路结构简单、效率高，因此被广泛应用于对功率密度和效率要求较高的计算机、通信系统、便携式电子设备和数据中心等设备的电源。这些非隔离型dc-dc变换器被直接安装在主板上，因此也被称为pol(point-of-load，负载点)变换器。

2、目前，基于gan器件的多相pol变换器中的分离电感并不利于功率密度的提高，因此现有技术中多采用耦合电感，也就是说，将两个或更多的分立电感集成到一个磁芯中。耦合电感已经被应用于多相交错变换器，但是功率密度仍有提高的空间。

技术实现思路

1、为了解决现有技术中存在的上述问题，本发明提供了一种适用于多相buck的低轮廓磁集成电感以及变换器拓扑。本发明要解决的技术问题通过以下技术方案实现：

2、第一方面，本发明提供一种适用于多相buck的低轮廓磁集成电感，包括：磁芯以及集成在磁芯中的多相绕组；

3、所述磁芯在第一方向上的正投影为矩形，多相绕组集成在磁芯内部且沿第二方向间隔排布，所述磁芯包括在第三方向上相对设置的第一表面与第二表面，每个绕组的两端分别贯穿所述第一表面与第二表面；其中，第一方向与所述磁芯所在的平面垂直，第二方向与第三方向垂直并且均位于所述磁芯所在的平面内。

4、在本发明的一个实施例中，所述磁芯的制作材料包括合金粉芯。

5、在本发明的一个实施例中，所述磁芯在第一方向上的高度为1～2mm。

6、在本发明的一个实施例中，所述磁芯在第二方向上的长度为20～24mm、在第三方向上的宽度为13～17mm。

7、第二方面，本发明提供一种变换器拓扑结构，包括输入电压vin、电容co、电阻rl、m组晶体管以及权利要求1～4任一所述的适用于多相buck的低轮廓磁集成电感，第m组晶体管包括晶体管：s2m-1和s2m，m＝1,2,…m，m表示变换器的相数，所述低轮廓磁集成电感包括m相绕组；

8、每组晶体管中，s2m-1的漏极与输入电压vin的正极连接，s2m-1的源极与s2m的漏极连接，s2m的源极与输入电压vin的负极连接，s2m-1的源极与s2m的漏极之间包括节点nm；所述m相绕组中每个绕组的第一端分别与节点n1、n2、……nm连接，每个绕组的第二端经电容co连接至输入电压vin的负极，电阻rl与电容co并联。

9、在本发明的一个实施例中，所述晶体管为氮化镓晶体管。

10、与现有技术相比，本发明的有益效果在于：

11、本发明提供一种适用于多相buck的低轮廓磁集成电感及变换器拓扑，该集成电感包括：磁芯以及集成在磁芯中的多相绕组，本发明通过对磁芯进行扁平化设计，减小了磁集成电感整体的体积，从而提高了pol变换器的功率密度。

12、此外，磁集成电感中的磁芯采用合金材料制作而成，其饱和密度高、磁导率低，使得低轮廓磁集成电感可以在低压大电流场景下运行而不会饱和，并且合金材料的损耗也要低于铁氧体材料。

13、以下将结合附图及实施例对本发明做进一步详细说明。

技术特征：

1.一种适用于多相buck的低轮廓磁集成电感，其特征在于，包括：磁芯以及集成在磁芯中的多相绕组；

2.根据权利要求1所述的适用于多相buck的低轮廓磁集成电感，其特征在于，所述磁芯的制作材料包括合金粉芯。

3.根据权利要求1所述的适用于多相buck的低轮廓磁集成电感，其特征在于，所述磁芯在第一方向上的高度为1～2mm。

4.根据权利要求3所述的适用于多相buck的低轮廓磁集成电感，其特征在于，所述磁芯在第二方向上的长度为20～24mm、在第三方向上的宽度为13～17mm。

5.一种变换器拓扑结构，其特征在于，包括输入电压vin、电容co、电阻rl、m组晶体管以及权利要求1～4任一所述的适用于多相buck的低轮廓磁集成电感，第m组晶体管包括晶体管：s2m-1和s2m，m＝1,2,…m，m表示变换器的相数，所述低轮廓磁集成电感包括m相绕组；

6.根据权利要求5所述的变换器拓扑结构，其特征在于，所述晶体管为氮化镓晶体管。

技术总结
本发明公开了一种适用于多相buck的低轮廓磁集成电感及变换器拓扑，涉及电力电子技术领域，该磁集成电感包括：磁芯以及集成在磁芯中的多相绕组；磁芯在第一方向上的正投影为矩形，多相绕组集成在磁芯内部且沿第二方向间隔排布，磁芯包括在第三方向上相对设置的第一表面与第二表面，每个绕组的两端分别贯穿第一表面与第二表面；其中，第一方向与磁芯所在的平面垂直，第二方向与第三方向垂直并且均位于磁芯所在的平面内。本发明通过对磁芯进行扁平化设计，减小了磁集成电感整体的体积，从而提高了POL变换器的功率密度。此外，磁集成电感中的磁芯采用合金材料制作而成，其饱和密度高、磁导率低，并且合金材料的损耗也要低于铁氧体材料。

技术研发人员：于龙洋,赵胜雷,涂一肖,王中旭,张进成,郝跃
受保护的技术使用者：西安电子科技大学
技术研发日：
技术公布日：2024/1/16