包括马蹄足结构导电图案的集成电路的制作方法

发明构思涉及一种集成电路，更具体地，涉及包括马蹄足(clubfoot)结构导电图案的集成电路。

背景技术：

1、随着集成电路的配置变得更复杂并且半导体制造工艺变得更小型化，大量半导体元件可以被集成到集成电路中。会需要减小布线的宽度以有效地布置用于互连半导体元件的布线。此外，随着布线的宽度减小，会需要用于将半导体元件连接到布线的有效配置。

技术实现思路

1、发明构思提供了一种集成电路以及用于设计该集成电路的计算系统，该集成电路包括马蹄足结构导电图案以降低布线的复杂性。

2、根据发明构思的一方面，一种集成电路可以包括由单元边界限定的标准单元和在标准单元的上层上的多个第二布线。标准单元可以包括在第一方向上彼此间隔开并在垂直于第一方向的第二方向上延伸的多条栅线以及在所述多条栅线的上层上并包括马蹄足结构导电图案的多个第一布线。马蹄足结构导电图案可以包括彼此间隔开的第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在垂直于第一方向的方向上从第一线图案的一端突出的第二线图案。所述多条栅线可以在第一方向上彼此间隔开第一节距。所述多个第二布线可以在第二方向上延伸。所述多个第二布线可以在第一方向上彼此间隔开第二节距。第一节距可以大于第二节距。

3、根据发明构思的另一方面，一种集成电路可以包括标准单元和在标准单元的上层上的多个布线。标准单元可以包括第一栅线、第二栅线、马蹄足结构导电图案、多个第一通路和多个第二通路。第一栅线和第二栅线可以在第一方向上彼此间隔开并可以在垂直于第一方向的第二方向上延伸。马蹄足结构导电图案可以包括彼此对称的第一导电图案和第二导电图案。第一导电图案可以在第一栅线的上层上，第二导电图案可以在第二栅线的上层上。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和从第一线图案的一端在垂直于第一方向的方向上突出的第二线图案。所述多个第一通路可以配置为将第一栅线电连接到第一导电图案并将第二栅线电连接到第二导电图案。所述多个第二通路可以配置为电连接到马蹄足结构导电图案。所述多个布线可以在第一方向上彼此间隔开并可以在第二方向上延伸。所述多个布线可以配置为通过所述多个第二通路连接到马蹄足结构导电图案。

4、根据发明构思的另一方面，一种集成电路可以包括多个标准单元和多个布线。所述多个标准单元可以包括第一标准单元和第二标准单元，第一标准单元和第二标准单元的每个包括多条栅线。所述多条栅线可以在第一方向上彼此间隔开第一节距并可以在垂直于第一方向的第二方向上延伸。第一标准单元和第二标准单元中的至少一个可以包括马蹄足结构导电图案，该马蹄足结构导电图案包括第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在与第一方向垂直的方向上从第一线图案的一端突出的第二线图案。所述多个布线可以在第一标准单元的上层上和在第二标准单元的上层上。所述多个布线可以在第一方向上彼此间隔开第二节距。所述多个布线可以在垂直于第一方向的第二方向上延伸。第二节距可以小于第一节距。

技术特征：

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，其中在所述第一导电图案的所述第二线图案和所述第二导电图案的所述第二线图案之间的距离等于所述第一节距。

3.根据权利要求1所述的集成电路，还包括：

4.根据权利要求3所述的集成电路，其中所述多条栅线、所述多个布线、所述第一导电图案的所述第二线图案和所述第二导电图案的所述第二线图案在相同的方向上延伸。

5.根据权利要求3所述的集成电路，其中所述第一节距与所述第二节距的比率为约3∶2。

6.根据权利要求3所述的集成电路，其中所述多个布线当中的至少一个布线与所述单元边界对准。

7.根据权利要求3所述的集成电路，其中所述多个布线与所述单元边界间隔开。

8.根据权利要求1所述的集成电路，其中所述多条栅线在第一方向上以所述第一节距彼此间隔开，以及

9.根据权利要求1所述的集成电路，其中所述多条栅线在第一方向上以所述第一节距彼此间隔开，以及

10.根据权利要求1所述的集成电路，其中所述第一导电图案和所述第二导电图案彼此对称。

11.一种集成电路，包括：

12.根据权利要求11所述的集成电路，其中多个鳍形成在所述第一有源区和所述第二有源区的每个中。

13.根据权利要求11所述的集成电路，其中所述马蹄足结构导电图案布置在所述第一有源区和所述第二有源区之间。

14.根据权利要求11所述的集成电路，其中所述标准单元还包括第一通路，所述第一通路配置为将所述马蹄足结构导电图案电连接到所述栅线中的所述至少一条。

15.根据权利要求14所述的集成电路，还包括：

16.根据权利要求15所述的集成电路，其中所述第一通路和所述第二通路在垂直于所述第一方向和所述第二方向的第三方向上重叠。

17.根据权利要求15所述的集成电路，其中所述第一通路形成为接触所述第一导电图案的所述第一线图案和所述第一导电图案的所述第二线图案当中的一个线图案，以及

18.根据权利要求11所述的集成电路，其中所述马蹄足结构导电图案还包括第二导电图案，所述第二导电图案包括在所述第一方向上延伸的第一线图案和在所述第二方向上延伸的第二线图案。

19.根据权利要求18所述的集成电路，其中所述第一导电图案和所述第二导电图案彼此对称。

20.一种集成电路，包括：

技术总结
本公开提供了包括马蹄足结构导电图案的集成电路。该集成电路包括标准单元。标准单元可以包括多条栅线和多个第一布线。所述多个第一布线可以包括马蹄足结构导电图案，该马蹄足结构导电图案包括彼此间隔开的第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在垂直于第一方向的方向上从第一线图案的一端突出的第二线图案。所述多条栅线可以在第一方向上彼此间隔开第一节距，并且所述多个第二布线可以在第一方向上彼此间隔开第二节距。第一节距可以大于第二节距。

技术研发人员：都桢湖,柳志秀,俞炫圭,李昇映,李在鹏,郑钟勋
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/2/19