半导体结构及其制备方法与流程

本技术涉及半导体领域，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、在传统半导体制造工艺中，通常需要晶圆上布置半导体器件阵列，并在相邻半导体器件之间设置切割道。这样在完成半导体器件的工艺制程后，可以沿切割道对晶圆进行切割，以获得单个半导体器件。

2、然而，在沿切割道对晶圆进行切割时，会不可避免地产生应力冲击，容易在切割道边缘产生裂缝、缺口等不良缺陷。并且，随着半导体器件的使用，此类缺陷还容易进一步地延伸至半导体器件内，对半导体器件造成严重破坏。

3、因此，如何对半导体结构及其制备方法进行改进，以减少切割应力的不利影响，是亟需解决的问题。

技术实现思路

1、基于此，有必要针对上述技术问题，提供一种半导体结构及其制备方法，可以减少切割应力的不利影响，从而提高半导体器件的性能稳定性。

2、一方面，本技术实施例提供了一种半导体结构，包括：衬底、第一密封结构、第二密封结构、第一保护层以及第二保护层。衬底具有器件区、切割区以及位于器件区和切割区之间的过渡区。第一密封结构和第二密封结构分别位于过渡区，且第二密封结构位于第一密封结构远离器件区的一侧。第一保护层覆盖第一密封结构和第二密封结构。第二保护层覆盖第一保护层。其中，第一密封结构和第二密封结构均包括：沿背离衬底方向交替层叠的多个金属层和多个支撑层。第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。第二密封结构上的第二保护层具有应力释放缺口。

3、本技术实施例中，于器件区和切割区之间的过渡区中沿背离衬底方向交替层叠的多个金属层和多个支撑层以分别构成第一密封结构和第二密封结构，并于该两个密封结构上设置层叠的第一保护层和第二保护层。其中，从切割区至器件区方向依次为第二密封结构和第一密封结构。第二保护层在与第二密封结构上方相对应的区域中设置有应力释放缺口。基于此，当半导体结构受到来自切割区的切割应力时，此应力会先传播至第二密封结构及应力释放缺口位置。由于缺口效应的存在，大部分的冲击应力会被集中至开口的根部并通过应力释放缺口被释放或者被位于缺口下方的第二密封结构所阻挡。而残留的小部分应力继续传播至第一密封结构时，则可以被第一密封结构有效阻挡。如此，冲击应力被大大降低直至消除，进而可以有效避免位于器件区中的半导体器件被损坏。

4、并且，本技术实施例中，第二密封结构中的金属层数量少于第一密封结构中的金属层数量，有利于在形成覆盖第一密封结构和第二密封结构的第一保护层及覆盖第一保护层的第二保护层时，通过调整第一保护层和/或第二保护层位于第一密封结构和第二密封结构对应区域的材料厚度，例如使得第二密封结构上方的第一保护层和/或第二保护层的厚度大于第一密封结构上方的厚度。如此，将应力释放缺口对应地设置于第二密封结构之上的第二保护层中，有利于使得应力释放缺口的底部与第二密封结构中最顶层金属层之间可以具备较大的间隔。从而在应力释放缺口的制备过程中以及后续其他工艺步骤（例如刻蚀或者清洗）中，可以避免应力释放缺口的底部因意外而被打开并暴露出下方第二密封结构中的金属层。进而可以避免外部水汽、杂质或游离电荷等通过应力释放缺口进入器件区，以保证及提升器件区中半导体器件的性能稳定性。

5、在一些实施例中，应力释放缺口的深度小于第二保护层的厚度。

6、本技术实施例中，设置应力释放缺口的深度小于第二保护层的厚度，使得应力释放缺口的底部与第二密封结构中最顶层金属层之间被部分第二保护层以及完整的第一保护层所隔离，确保了应力释放缺口的底部与位于其下方的第二密封结构中最顶层金属层之间可以具备较大的间隔，降低了该金属层被意外暴露的风险。

7、在一些实施例中，支撑层包括：介质层和连接结构。介质层位于相邻金属层之间且具有至少一个连接通孔和/或连接沟槽。连接结构设置于连接通孔和/或连接沟槽内并与介质层相邻的金属层相连接。其中，各支撑层中连接通孔的径向尺寸相同。

8、本技术实施例中，通过在介质层中设置连接结构以连接相邻的金属层，有利于使得各金属层通过对应的连接结构相连而构成一整体结构，从而提高第一密封结构及第二密封结构的机械强度。并且，在支撑层包括连接通孔的一些实施例中，各支撑层中连接通孔的径向尺寸相同，可以使得形成于连接通孔中的各连接结构具备一致的径向尺寸，从而确保各连接结构与对应金属层的接触面积相同。如此，径向尺寸一致的各连接结构可以均匀承受来自切割时对应金属层所传输的应力，以提高第一密封结构及第二密封结构的受力稳定性。从而可以避免出现因各连接结构径向尺寸不一致而导致部分径向尺寸较小的连接结构处应力集中，致使对应第二密封结构及第一密封结构断裂的问题。在支撑层包括连接沟槽的一些实施例中，连接结构匹配连接沟槽的形状，例如可以为长条状或者环状，以利于确保连接结构可以与对应的金属层之间具有较大的接触面积，从而可以提供针对切割应力更佳的防护效果。

9、在一些实施例中，过渡区的衬底还具有掺杂区。所述半导体结构还包括：绝缘层和接触插塞。其中，绝缘层设置于掺杂区和第一密封结构之间，以及掺杂区和第二密封结构之间。绝缘层具有多个接触通孔。接触插塞设置于接触通孔内并与绝缘层相邻的掺杂区和金属层相连接。

10、本技术实施例中，衬底中设置有掺杂区，在掺杂区和第一密封结构及掺杂区和第二密封结构之间可以对应设置接触通孔，以将第一密封结构中的金属层以及第二密封结构中的金属层分别与掺杂区相连接。基于此，第一密封结构以及第二密封结构可以与掺杂区保持等电位，以阻挡外部环境以及介质层中的游离电荷进入器件区中，并对半导体器件的性能造成不利影响。

11、在一些实施例中，支撑层包括连接通孔，接触通孔的径向尺寸与支撑层中连接通孔的径向尺寸相同。

12、本技术实施例中，设置接触通孔的径向尺寸与支撑层中连接通孔的径向尺寸相同。如此，接触通孔和连接通孔可以基于相同的掩膜版制备获得。有利于简化工艺步骤，降低制造成本。

13、在一些实施例中，半导体结构还包括静电防护层。静电防护层位于第一保护层和第二保护层之间，且贯穿第一保护层与第一密封结构中对应的金属层相连接。

14、本技术实施例中，设置静电防护层与第一密封结构电连接。如此，可以使得第一密封结构与静电防护层共同作为静电防护结构，为器件区提供良好的静电防护功能。

15、另一方面，本技术实施例提供了一种半导体结构的制备方法，用于制备前述一些实施例中所述的半导体结构。前述一些实施例中所述的半导体结构所具备的技术优势，该制备方法也均具备，此处不再详述。该制备方法包括如下步骤。

16、提供衬底，衬底具有器件区、切割区以及位于器件区和切割区之间的过渡区。

17、于过渡区的衬底上分别形成第一密封结构和第二密封结构，第二密封结构位于第一密封结构远离器件区的一侧。第一密封结构和第二密封结构均包括：沿背离衬底方向交替层叠的多个金属层和多个支撑层。第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。

18、形成覆盖第一密封结构和第二密封结构的第一保护层。

19、形成覆盖第一保护层的第二保护层，并在第二密封结构上的第二保护层中形成应力释放缺口。

20、在一些实施例中，所述于过渡区的衬底上分别形成第一密封结构和第二密封结构，包括如下步骤。

21、于过渡区的衬底上形成金属材料层，并图案化金属材料层，形成第一密封结构中的第一层金属层和第二密封结构中的第一层金属层。

22、形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽。

23、形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层，形成位于连接通孔和/或连接沟槽内的连接结构，以及第一密封结构中的第二层金属层和第二密封结构中的第二层金属层。介质层和形成于介质层中的连接结构共同构成支撑层。

24、根据第一密封结构和第二密封结构中金属层及支撑层的堆叠层数，重复形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽的步骤，以及形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层的步骤，以分别获得第一密封结构和第二密封结构。

25、本技术实施例中，通过对同一金属材料层的图案化，同步形成连接结构以及对应的金属层。使得连接结构与对应的金属层形成一体结构，从而可以确保由金属层、连接结构以及支撑层所构成的密封结构可以具备较大的机械强度。进而能够获得对冲击应力更佳的阻挡效果。

26、在一些实施例中，衬底还具有掺杂区。形成第一密封结构和第二密封结构之前，所述制备方法还包括如下步骤。

27、于掺杂区的衬底上形成绝缘层，并于绝缘层中形成多个接触通孔。

28、于接触通孔中形成接触插塞。

29、其中，第一密封结构和第二密封结构分别形成于绝缘层上。第一密封结构和第二密封结构中的第一层金属层通过接触插塞与掺杂区相连接。

30、在一些实施例中，形成第一保护层之后，形成第二保护层之前，所述制备方法还包括如下步骤。

31、于第一保护层中形成连接开口，连接开口暴露出第一密封结构中顶层金属层的部分。

32、形成填充连接开口并覆盖第一保护层部分表面的静电防护层。

33、其中，第二保护层覆盖静电防护层及第一保护层未被静电防护层覆盖的部分。

34、本技术实施例中，提供一种半导体结构及其制备方法，实现对半导体结构的设计改进。意想不到的效果是：当半导体结构受到来自切割区的切割应力时，此应力会依次先传递至靠近外侧的第二密封结构及应力释放缺口；继而传递至靠近内侧的第一密封结构。借助于缺口效应以及第二密封结构和第一密封结构提供的阻挡作用，使得应力被大大降低直至消除，从而有效避免了位于器件区中的半导体器件被损坏。并且，本技术实施例通过对金属层的数量及第一保护层和第二保护层位于不同区域的厚度进行控制，以利于将应力释放缺口对应设置于第二密封结构之上的第二保护层中，并确保应力释放缺口的底部与第二密封结构中最顶层金属层之间可以具备较大的间隔，从而可以在制备过程中有效避免应力释放缺口的底部因意外而被打开并暴露出下方的金属层；进而可以避免外部水汽、杂质或游离电荷等通过应力释放缺口进入器件区，以保证及提升器件区中半导体器件的性能稳定性。