晶体管装置和加工针对半导体衬底的接触器的方法与流程

背景技术：

1、迄今为止，已通常利用硅(si)半导体材料来加工在功率电子应用中使用的晶体管。用于功率应用的常见晶体管装置包括si功率mosfet和si绝缘栅双极晶体管(igbt)。

2、用于功率应用的晶体管装置可基于电荷补偿原理。在一些设计中，晶体管装置具有用于电荷补偿的超结结构。超结结构包括漂移区，所述漂移区具有第一掺杂类型(导电类型)的多个区域和与第一掺杂类型互补或相对的第二掺杂类型(导电类型)的多个区域。

3、在其它设计中，晶体管装置包括有源基元场，所述有源基元场包括多个沟槽，每个沟槽包括用于电荷补偿的场板。通过场氧化物，沟槽中的场板与衬底电绝缘。栅电极可在沟槽中被安置在场板上方，或者可被布置在分开的栅极沟槽中。us2013/0221431 a1公开一种用于制造半导体装置的方法，所述半导体装置具有位于沟槽的下部分中的场板和布置在沟槽的上部分中的栅电极。

4、期望的是，提供可靠并且具有高效率的晶体管装置。

技术实现思路

1、在实施例中，提供一种晶体管装置。所述晶体管装置包括：半导体衬底，具有第一主表面和与第一主表面相对的第二主表面；形成在第二表面的第一导电类型的漏极区、形成在漏极区上的第一导电类型的漂移区、形成在漂移区中的与第一导电类型相对的第二导电类型的主体区以及形成在主体区上和/或形成在主体区中的第一导电类型的源极区。沟槽被布置在第一主表面中，所述沟槽包括底基和侧壁。栅电极被布置在沟槽中，并且通过栅极绝缘层而与半导体衬底电绝缘。场板在沟槽中被布置在栅电极下方。场板通过场绝缘体而与栅电极电绝缘并且与半导体衬底电绝缘。沟槽的底基被相对于第一主表面安置在深度d，其中250nm≤d≤800nm。

2、在一些实施例中，400nm≤d≤700nm。

3、所述晶体管装置能够被视为具有浅沟槽，因为场板和栅电极所安置在的沟槽的最大深度是800nm并且能够小到250nm。具有这种浅沟槽的晶体管装置可具有更低的击穿电压(例如，小于25v，诸如15v)和高效率。

4、在一些实施例中，所述晶体管装置还包括：栅极接触器，从第一主表面延伸到栅电极，其中所述栅极接触器具有底基，所述底基被安置为与第一主表面相隔距离dg，并且50nm≤dg≤200nm；场板接触器，从第一主表面延伸到栅电极，其中所述场板接触器具有底基，所述底基被安置为与第一主表面相隔距离dfp，并且300nm≤dfp≤500nm；和台面接触器，从第一主表面延伸到主体区，其中所述台面接触器具有底基，所述底基被安置为与第一主表面相隔距离dm，并且80nm≤dm≤350nm，由此dfp>dm>dg。

5、在一些实施例中，栅电极具有上表面和下表面以及上表面和下表面之间的最大高度hg，并且场板具有上表面和下表面以及上表面和下表面之间的最大高度hf，并且所述高度之比hg/hf是0.8≤hg/hf≤1.5。

6、在一些实施例中，栅极接触器的底基被安置在栅电极上，或者在栅电极的上表面和下表面之间被安置在栅电极内，并且场板的底基被安置在场板上，或者在场板的上表面和下表面之间被安置在场板内。

7、在一些实施例中，栅极接触器的底基被安置为与栅电极的上表面相隔距离dg_rel，所述距离dg_rel可处于0nm≤dg_rel≤35nm的范围中，从而栅极接触器的底基被安置在栅电极上，或者在栅电极的上表面和下表面之间被安置在栅电极内。在一些实施例中，场板接触器的底基被安置为与场板的上表面相隔距离df_rel，所述距离df_rel可处于0nm≤df_rel≤35nm的范围中，从而场板的底基被安置在场板上，或者在场板的上表面和下表面之间被安置在场板内。

8、在一些实施例中，场板和栅电极所布置在的沟槽可具有细长条纹状形式，所述细长条纹状形式具有平行于第一主表面而延伸的长度。沟槽的长度大于其相对于第一主表面的深度，并且又大于其宽度。场板和栅电极也具有细长条纹状结构。所述细长条纹状结构具有平行于第一主表面而延伸的长度，并且该长度大于其相对于第一主表面的深度，又大于其宽度。

9、通常，晶体管装置包括基本上彼此平行而延伸的多个沟槽，其中台面被形成在沟槽中的相邻沟槽的侧壁之间。台面包括漂移区、主体区和源极区。具有其栅电极和场板的一个沟槽以及一个台面形成晶体管基元。通常，晶体管装置包括按照电气方式并联耦合的多个晶体管基元。

10、在一些实施例中，栅电极具有比场板的长度小的长度，以使得通常在沟槽的一个末端的场板的部分未被栅电极覆盖。在沟槽的这个部分中，沟槽中的电绝缘材料从场板延伸到第一主表面。在一些实施例中，栅电极被中断，例如包括两个或更多个部分，所述两个或更多个部分通过位于沟槽的长度中间的空隙而分隔开。在这个空隙或这些空隙中，栅电极不覆盖场板，从而沟槽中的电绝缘材料延伸到半导体衬底的第一主表面。场板接触器能够被放置在所述空隙中。至少一个栅极接触器和至少一个场板接触器可被布置在单个沟槽中。

11、第一导电类型可以是p型，并且第二导电类型可以是n型，反之亦然。源极区和漏极区被高度掺杂，并且与轻度掺杂的漂移区相比，漏极区被更加高度掺杂。

12、晶体管装置可以是mosfet装置，例如功率mosfet装置。

13、在一些实施例中，垂直晶体管装置是mosfet(金属氧化物半导体场效应晶体管)装置、绝缘栅双极晶体管(igbt)装置或双极结型晶体管(bjt)。

14、晶体管装置的电极或端子在本文中被称为源极、漏极和栅极。如本文中所使用，这些术语也包括其它类型的晶体管装置(诸如，绝缘栅双极晶体管(igbt))的在功能上等同的端子。例如，如本文中所使用，术语“源极”不仅包括mosfet装置的源极，而且还包括绝缘栅双极晶体管(igbt)装置的发射极和双极结型晶体管(bjt)装置的发射极，术语“漏极”不仅包括mosfet装置的漏极，而且还包括绝缘栅双极晶体管(igbt)装置的集电极和bjt装置的集电极，并且术语“栅极”不仅包括mosfet装置的栅极，而且还包括绝缘栅双极晶体管(igbt)装置的栅极和bjt装置的基极。

15、晶体管装置还可包括布置在第一主表面上的金属化结构。金属化结构包括至少一个导电层和可选的一个或多个另外的电绝缘层。金属化结构包括导电重分布结构，所述导电重分布结构具有用于源极区和场板的一部分以及用于栅电极的分开的部分。金属化结构提供按照电气方式连接到源极区和场板的源极焊盘以及按照电气方式连接到栅电极的栅极焊盘。漏极焊盘被布置在半导体衬底的相对的第二表面上，所述漏极焊盘按照电气方式连接到漏极区。

16、半导体衬底可由硅形成，并且可由单晶硅或形成在底基衬底上的以外延方式沉积的硅层(也被称为外延层)形成。栅电极和场板是导电的，并且可由多晶硅形成。

17、在实施例中，提供一种加工针对半导体衬底的接触器的方法。所述方法包括：提供具有第一主表面和与第一主表面相对的第二主表面的半导体衬底、布置在第一表面中的包括底基和侧壁的沟槽。栅电极被布置在沟槽中，场板在沟槽中被布置在栅电极下方，并且电绝缘材料被布置在沟槽中，并且将栅电极和场板与半导体衬底电绝缘并且将栅电极和场板彼此电绝缘。第一电绝缘层被布置在半导体衬底的第一主表面上，并且布置在沟槽上。沟槽的底基被相对于第一主表面安置在深度d，其中250nm≤d≤800nm。所述方法还包括：执行第一蚀刻过程；并且形成第一开口，所述第一开口延伸穿过第一电绝缘层和沟槽中的电绝缘材料而到达栅电极；形成第二开口，所述第二开口延伸穿过第一电绝缘层和沟槽中的电绝缘材料而到达场板；并且形成第三开口，所述第三开口被安置为沿侧向与沟槽相邻并且延伸穿过第一电绝缘层而到达半导体衬底的第一主表面。施加抗蚀剂材料，所述抗蚀剂材料覆盖第一开口和第二开口并且使第三开口暴露。第二蚀刻过程然后被执行，并且第三开口的深度被延伸，并且台面接触器开口被形成在第一主表面中，所述台面接触器开口延伸到半导体衬底中。抗蚀剂材料然后被去除，并且导电材料被插入到第一开口、第二开口和台面接触器开口中，由此分别形成栅极接触器、场板接触器和台面接触器。

18、这种方法可被用于加工根据本文中描述的任何一个实施例的晶体管装置。

19、场板和栅电极所布置在的沟槽可具有细长条纹状形式，所述细长条纹状形式具有平行于第一主表面而延伸的长度。沟槽的长度大于其相对于第一主表面的深度，并且又大于其宽度。场板和栅电极也具有细长条纹状结构。

20、第二开口被安置在没有栅电极的沟槽的部分。在一些实施例中，栅电极具有比场板的长度小的长度，以使得通常在沟槽的一个末端的场板的部分未被栅电极覆盖。在沟槽的这个部分中，沟槽中的电绝缘材料从场板延伸到第一主表面。在一些实施例中，栅电极被中断，例如包括两个或更多个部分，所述两个或更多个部分通过位于沟槽的长度中间的空隙而分隔开。在这个空隙中，栅电极不覆盖场板，从而沟槽中的电绝缘材料延伸到半导体衬底的第一主表面，并且第三开口能够被放置在该空隙中以形成位于沟槽的下部分中的场板的场板接触器。第一开口和第二开口中的一个或多个开口可被形成到单个沟槽。

21、在第一蚀刻过程中，形成三种不同类型的开口。在第一蚀刻过程之后，第一开口和第二开口每个均具有基本上它们的最后深度，并且第一开口和第二开口不经受第二蚀刻过程。通过仅对第三类型的开口执行第二蚀刻过程，第三开口的深度增加，以形成用于针对台面的接触器的开口。在第二蚀刻过程之后，第三开口的底基可被安置在主体区中，从而第三开口延伸穿过源极区并且进入到主体区中。

22、这种两级蚀刻方法可被用于辅助形成针对台面的良好接触器，而不增加用于栅极接触器的第一开口和用于场板接触器的第二开口的深度。两级蚀刻过程可辅助不过度蚀刻用于栅极接触器的第一开口和用于场板的第二开口，并且有助于包括更浅的沟槽(即，具有小于1μm的深度d(例如，250nm≤d≤800nm)的沟槽)的装置。深度d表明沟槽的底基与半导体衬底的第一主表面的距离。

23、湿法蚀刻或等离子体蚀刻可被用于第一蚀刻过程和第二蚀刻过程。在一些实施例中，湿法蚀刻过程被用于第一蚀刻过程和第二蚀刻过程二者。

24、本文中描述的方法可被用于加工晶体管装置，诸如功率mosfet。在一些实施例中，垂直晶体管装置是mosfet(金属氧化物半导体场效应晶体管)装置、绝缘栅双极晶体管(igbt)装置或双极结型晶体管(bjt)。

25、晶体管装置的电极或端子在本文中被称为源极、漏极和栅极。如本文中所使用，这些术语也包括其它类型的晶体管装置(诸如，绝缘栅双极晶体管(igbt))的在功能上等同的端子。例如，如本文中所使用，术语“源极”不仅包括mosfet装置的源极，而且还包括绝缘栅双极晶体管(igbt)装置的发射极和双极结型晶体管(bjt)装置的发射极，术语“漏极”不仅包括mosfet装置的漏极，而且还包括绝缘栅双极晶体管(igbt)装置的集电极和bjt装置的集电极，并且术语“栅极”不仅包括mosfet装置的栅极，而且还包括绝缘栅双极晶体管(igbt)装置的栅极和bjt装置的基极。

26、半导体衬底可由硅形成，并且可由单晶硅或形成在底基衬底上的以外延方式沉积的硅层(也被称为外延层)形成。栅电极和场板是导电的，并且可由多晶硅形成。

27、在一些实施例中，所述方法还包括：在施加抗蚀剂材料之前，在第一开口、第二开口和第三开口中的每个开口的侧壁和底基上并且在布置在半导体衬底的第一主表面上的第一电绝缘层的上表面上形成第二电绝缘层。第二电绝缘层可以是共形的。

28、在一些实施例中，在第二蚀刻过程期间，第二电绝缘层被从自抗蚀剂材料暴露的第一电绝缘层的上表面的区域并且从第三开口的底基去除，并且至少部分可保留在形成在第一电绝缘层中的第三开口的侧壁上。

29、在一些实施例中，所述方法还包括：在去除所述抗蚀剂材料之后，完全地去除所述第二电绝缘层。

30、在一些实施例中，第一电绝缘层的上部分在第二蚀刻过程中被去除。这减小了从抗蚀剂材料暴露的第一绝缘层的厚度。

31、在一些实施例中，平面化过程可被执行，从而针对第一电绝缘层形成平面上表面。金属化结构能够被形成在这个平面表面上。金属化结构可包括至少一个导电层和可选的一个或多个另外的电绝缘层。金属化结构包括导电重分布结构，所述导电重分布结构具有用于源极区和场板的一部分以及用于栅电极的分开的部分。金属化结构提供按照电气方式连接到源极区和场板的源极焊盘以及按照电气方式连接到栅电极的栅极焊盘。漏极焊盘被布置在半导体衬底的相对的第二表面上，所述漏极焊盘按照电气方式连接到漏极区。

32、在一些实施例中，所述方法还包括：在去除抗蚀剂材料之后，将掺杂物注入到第一开口、第二开口和台面接触器开口中的每个开口的底基中，并且然后完全地去除第二电绝缘层。掺杂物可被用于在相应开口的底基形成高度掺杂的接触区以减小接触电阻。

33、在一些实施例中，所述插入导电材料包括：在第一开口、第二开口和台面接触器开口中的每个开口的侧壁和底基上并且在第一电绝缘层的上表面上形成至少一个阻挡层；并且在所述至少一个阻挡层上形成一个或多个导电层。

34、在一些实施例中，场板具有比栅电极的长度大的长度，从而在沟槽的至少一个区域中，场板被栅电极露出。第二开口被布置在这个区域中。

35、在一些实施例中，半导体衬底包括形成在第二表面的第一导电类型的漏极区、形成在漏极区上的第一导电类型的漂移区、形成在漂移区上的与第一导电类型相对的第二导电类型的主体区以及形成在主体区上和/或形成在主体区中的第一导电类型的源极区，并且台面接触器开口的底基被布置在主体区中。

36、在一些实施例中，栅极接触器具有底基，所述底基被安置为与第一主表面相隔距离dg，并且30nm≤dg≤200nm，场板接触器具有底基，所述底基被安置为与第一主表面相隔距离dfp，并且300nm≤dfp≤500nm，并且台面接触器具有底基，所述底基被安置为与第一主表面相隔距离dm，并且80nm≤dm≤350nm，其中dfp>dm>dg。

37、在一些实施例中，栅极接触器的底基被安置为与栅电极的上表面相隔距离dg_rel，所述距离dg_rel可处于0nm≤dg_rel≤35nm的范围中，从而栅极接触器的底基被安置在栅电极上，或者在栅电极的上表面和下表面之间被安置在栅电极内。在一些实施例中，场板接触器的底基被安置为与场板的上表面相隔距离df_rel，所述距离df_rel可处于0nm≤df_rel≤35nm的范围中，从而场板的底基被安置在场板上，或者在场板的上表面和下表面之间被安置在场板内。

38、本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。