背景技术：
1、本发明涉及一种半导体器件及其制造方法，并且更具体地涉及一种包括被形成在沟槽内部的栅极电极的半导体器件及其制造方法。
2、近年来，包括诸如绝缘栅双极晶体管(igbt)等功率半导体元件的半导体器件已经被广泛使用。作为具有低导通电阻的igbt，已知采用其中栅极电极被嵌入在沟槽中的结构的igbt。
3、下面公开了一种技术。
4、[专利文献1]日本特开第2013-140885号公报文件
5、例如，专利文献1公开了具有使用注入增强(ie)效应的ggee结构的igbt。ie效应是一种当igbt处于导通状态时，通过使孔难以被放电到发射极电极ee侧来增加在漂移区域中累积的电荷的浓度的技术。
6、ggee结构的“g”是指其中连接到栅极电势的栅极电极被嵌入在沟槽内部的结构，并且称为栅极沟槽。ggee结构的“e”是指其中连接到发射极电势的栅极电极被嵌入在沟槽内部的结构，并且称为发射极沟槽。因此，ggee结构是其中成对的发射极沟槽在一定程度上被形成在远离成对的栅极沟槽的位置处的结构。
7、专利文献1公开了一种具有采用ie效应的ggee结构的igbt。在该igbt中，被形成在成对的栅极沟槽之间的n型发射极区域沿着沟槽的延伸方向被划分为多个部分。
技术实现思路
1、图39是示出由本申请的发明人研究的研究示例的半导体器件的平面图，并且示出了具有ggee结构的igbt。被形成在有源单元ac中的沟槽tr和被形成在沟槽tr内部的栅极电极ge1构成栅极沟槽。此外，被形成在无源单元iac中的沟槽tr和被形成在沟槽tr内部的栅极电极ge2构成发射极沟槽。在多个发射极形成区域er中，形成有n型杂质区域ne。杂质区域ne未被形成在多个发射极形成区域er之间的分离区域sr中。
2、例如，在需要诸如750v至2300v等高电压电阻的产品中，由于电源电压变高，所以需要增加负载短路容限。为此，通过使用诸如减小发射极形成区域er的宽度和增大分离区域sr在y方向上的宽度等方法来减小沟道密度是有效的。由于该方法可以仅通过掩模的布局改变来执行，因此还具有可以抑制制造成本增加的优点。
3、然而，当本申请的发明人在高耐压产品上进行验证时，在导通时的正向电压vce的波形中观察到导通电压拖尾(voltage tail)，并且有时观察到开关损耗的显著增加。为了确定原因，本发明人使用tcad等进行分析。结果，已经发现，在开关过程中，通过栅极电极ge1的电压，反转层在分离区域sr的p型基极区域pb中扩展。然后，已经发现，由于反转层的电阻的影响，没有向分离区域sr的中心附近供应足够的电子。本申请的发明人已经发现，这种电子缺乏是导通电压拖尾的原因中的一个。
4、本申请的主要目的是通过抑制反转层的电阻的影响并且降低开关损耗来提高半导体器件的性能。通过本说明书的描述和附图，其他问题和新颖特征将变得很清楚。
5、以下将简要描述本申请中公开的代表性实施例的概要。
6、根据一个实施例的一种半导体器件包括：具有上表面和下表面的第一导电类型的半导体衬底；在半导体衬底的上表面侧被形成在半导体衬底中并且在平面图中在第一方向上延伸的成对的第一沟槽；被形成在成对的第一沟槽内部的成对的第一栅极绝缘膜；经由成对的第一栅极绝缘膜嵌入在成对的第一沟槽中的成对的第一栅极电极；与第一导电类型相反的第二导电类型的基极区域，基极区域在半导体衬底的上表面侧被形成在半导体衬底中；以及在半导体衬底的上表面侧被形成在半导体衬底中的第一导电类型的第一杂质区域和第一导电类型的第二杂质区域。半导体衬底在成对的第一沟槽之间具有在第一方向上彼此分离的第一发射极形成区域和第二发射极形成区域、以及位于第一发射极形成区域与第二发射极形成区域之间的分离区域，基极区域被形成在第一发射极形成区域、第二发射极形成区域和分离区域中的每个区域的半导体衬底中，第一杂质区域被形成在第一发射极形成区域和第二发射极形成区域中的每个发射极形成区域的基极区域中，第二杂质区域在分离区域中的第一位置处被形成在基极区域中，第一位置与成对的第一沟槽接触，并且第二杂质区域连接到第一发射极形成区域和第二发射极形成区域中的每个发射极形成区域的第一杂质区域。
7、根据一个实施例的一种半导体器件包括：具有上表面和下表面的第一导电类型的半导体衬底；在半导体衬底的上表面侧被形成在半导体衬底中并且在平面图中在第一方向上延伸的成对的第一沟槽；被形成在成对的第一沟槽内部的成对的第一栅极绝缘膜；经由成对的第一栅极绝缘膜嵌入在成对的第一沟槽中的成对的第一栅极电极；与第一导电类型相反的第二导电类型的基极区域，基极区域在半导体衬底的上表面侧被形成在半导体衬底中；以及在半导体衬底的上表面侧被形成在半导体衬底中的第一导电类型的第一杂质区域和第一导电类型的第二杂质区域。半导体衬底在成对的第一沟槽之间具有在第一方向上彼此分离的第一发射极形成区域和第二发射极形成区域、以及位于第一发射极形成区域与第二发射极形成区域之间的分离区域，基极区域被形成在第一发射极形成区域、第二发射极形成区域和分离区域中的每个区域的半导体衬底中，第一杂质区域被形成在第一发射极形成区域和第二发射极形成区域中的每个发射极形成区域的基极区域中，并且基极区域在中与分离区域中的成对的第一沟槽接触的第一位置处的杂质浓度，相比于第一发射极形成区域和第二发射极形成区域中的每个发射极形成区域的基极区域的杂质浓度更低。
8、根据一个实施例的一种制造半导体器件的方法包括：(a)制备具有上表面和下表面的第一导电类型的半导体衬底；(b)在半导体衬底的上表面侧在半导体衬底中将成对的第一沟槽形成为在平面图中在第一方向上延伸；(c)在成对的第一沟槽内部形成成对的第一栅极绝缘膜；(d)经由成对的第一栅极绝缘膜在成对的第一沟槽内部嵌入成对的第一栅极电极；(e)在半导体衬底的上表面侧在半导体衬底中形成与第一导电类型相反的第二导电类型的基极区域；以及(f)在半导体衬底的上表面侧在半导体衬底中形成第一导电类型的第一杂质区域和第一导电类型的第二杂质区域。半导体衬底在成对的第一沟槽之间具有在第一方向上彼此分离的第一发射极形成区域和第二发射极形成区域、以及位于第一发射极形成区域与第二发射极形成区域之间的分离区域，基极区域被形成在第一发射极形成区域、第二发射极形成区域和分离区域中的每个区域的半导体衬底中，第一杂质区域被形成在第一发射极形成区域和第二发射极形成区域中的每个发射极形成区域的基极区域中，第二杂质区域在分离区域中的第一位置处被形成在基极区域中，第一位置与成对的第一沟槽接触，并且第二杂质区域连接到第一发射极形成区域和第二发射极形成区域中的每个发射极形成区域的第一杂质区域。
9、根据一个实施例，可以提高半导体器件的性能。
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，
3.根据权利要求1所述的半导体器件，
4.根据权利要求3所述的半导体器件，
5.根据权利要求1所述的半导体器件，还包括：
6.根据权利要求5所述的半导体器件，
7.一种半导体器件，包括：
8.根据权利要求7所述的半导体器件，还包括：
9.根据权利要求8所述的半导体器件，
10.根据权利要求7所述的半导体器件，
11.一种制造半导体器件的方法，包括：
12.根据权利要求11所述的制造半导体器件的方法，
13.根据权利要求11所述的制造半导体器件的方法，
14.根据权利要求13所述的制造半导体器件的方法，
15.根据权利要求11所述的制造半导体器件的方法，
16.根据权利要求11所述的制造半导体器件的方法，还包括：
17.根据权利要求16所述的制造半导体器件的方法，