一种半导体器件终端结构的制作方法

本发明属于半导体器件，具体涉及一种半导体器件终端结构。

背景技术：

1、碳化硅(sic)作为第三代宽禁带半导体材料，有着禁带宽度宽、临界击穿电场高、电子饱和漂移速度高和热导率高等优点。碳化硅制作的金属-氧化物-半导体场效应晶体管(sic mosfet)具有高击穿电压、低比导通电阻、高开关速度和低开关损耗的优点，经过长期的研究和发展，器件性能逐渐接近sic单极型器件的一维理论极限。如何打破一维理论极限的桎梏，进一步降低sic器件的比导通电阻和导通损耗是sic功率器件面临的巨大挑战。超级结技术是可以突破单极型器件一维理论极限的一种技术，打破了器件比导通电阻与器件击穿电压原有的桎梏关系，提升了器件的导通性能。

2、在阻断状态下，器件主要通过pn结在反向偏置下形成的耗尽区来承担电压，根据泊松方程，耗尽区中的电场强度的峰值位于pn结附近，当电场强度峰值达到半导体材料的临界击穿电场强度时，器件将被击穿。在实际制备过程中，由于在pn结的边缘和四角会形成柱面结和球面结，在曲率效应作用下，柱面结和球面结附近的电场更加集中，电场强度远大于中间区域平行平面结的电场强度，边缘和四角会先于平行平面结发生击穿，导致器件的击穿电压远低于理想情况。

3、为了缓解pn结的边缘和四角由于曲率效应被提前击穿导致器件阻断能力降低的问题，行业内往往在pn结(主结)的周围形成结终端(terminal)结构，所引入的结终端结构可以分散原本聚集在主结边缘的电场，使主结边缘的电场强度被降低，器件的击穿电压被提高。

4、如图1所示，常用的结终端结构有场板(图1中(a)图)、台面(图1中(b)图)、结终端扩展(图1中(c)图)和场限环(图1中(d)图)等。场板结构(field plate，fp)的原理是通过在场板上外加电压，拓展结终端表面耗尽层，从而缓解pn结边缘处电场集中现象。斜面(beveled edge)结构的原理是通过刻蚀斜面来展宽pn结处的耗尽区宽度，从而降低电场集中现象。结终端扩展(junction termination extension，jte)结构通过自身耗尽拓展p+主结的耗尽区，进而降低主结处电场集中现象。场限环(field limiting ring，flr)结构的存在相当于在平面型功率器件的主结边缘增加了电压分压器，通过合理优化flr的量、环宽、掺杂浓度及环间距，能够有效拓宽主结耗尽区宽度，降低主结和环的电场集中现象，从而提高击穿电压。

5、尽管结终端技术对于硅(si)材料来讲相对成熟，然而对于sic材料来讲，由于杂质在sic材料中的扩散系数极低，对sic材料的掺杂往往通过高温离子注入形成pn浅结，造成sic功率器件pn结的曲率半径更小，电场更容易集中，器件的阻断能力以及结终端的保护能力进一步下降。进一步地，对于sic超结器件，所形成的p柱结构深入器件漂移区的深处，电场也集中在漂移区深处，而传统的终端结构受限于结构设计以及sic中离子注入的深度，只能缓解漂移区表面附近电场的问题，无法保护漂移区深处的pn结。因此，有必要研发出新的结终端结构缓解以超结为代表的pn结(主结)或pn结(主结)深入漂移区深处的结构的电场强度聚集的问题。

技术实现思路

1、针对现有的结终端结构受限于sic热扩散系数、离子注入深度等因素无法很好地保护超结这种主结以及主结边缘电场强度深入漂移区深处的结构，最终导致器件的阻断特性严重降低的问题，本发明提供一种新的半导体器件结终端结构。

2、具体地，本发明采用如下技术方案：

3、一种半导体器件终端结构，包括衬底、位于所述衬底上的漂移区、位于所述衬底背离所述漂移区一侧的阴极，以及阳极；所述漂移区包括主结区和结终端区；所述阳极的至少一部分位于所述主结区背离所述衬底的一侧；所述结终端区包括过渡区，所述过渡区与所述主结区相邻；所述主结区包括第一掺杂区；所述过渡区包括至少一个具有n级台阶的沟槽，n为≥2的整数；所述沟槽从所述漂移区背离所述衬底的一侧表面向所述衬底的方向延伸；所述沟槽内设置有从所述沟槽的开口位置沿每一级所述台阶的内壁延伸至所述沟槽底部的第二掺杂区；所述沟槽内部填充有介质层；所述衬底与所述漂移区的掺杂类型相同；所述第二掺杂区和所述第一掺杂区的掺杂类型相同，且与所述漂移区的掺杂类型相反；所述第一掺杂区与所述漂移区在所述主结区形成主结。

4、在一些实施方案中，所述结终端区包括分散区，所述分散区位于所述过渡区远离所述主结区的一侧；所述分散区包括多个第三掺杂区形成的多个浮空场限环，所述第三掺杂区与所述第一掺杂区的掺杂类型相同。

5、在一些实施方案中，在沿着所述主结区至所述结终端区的方向上，每个所述第三掺杂区的宽度相同。

6、在一些实施方案中，在沿着所述主结区至所述结终端区的方向上，所述第三掺杂区之间的间距逐渐增大。

7、在一些实施方案中，每个所述第三掺杂区的掺杂浓度相同。

8、在一些实施方案中，所述结终端区包括分散区，所述分散区位于所述过渡区远离所述主结区的一侧；所述分散区包括一个第四掺杂区形成的结终端扩展结构，且所述第四掺杂区与所述第二掺杂区或所述第一掺杂区电连接，所述第四掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同。

9、在一些实施方案中，所述结终端区包括分散区，所述分散区位于所述过渡区远离所述主结区的一侧；所述分散区包括多个第三掺杂区和一个第四掺杂区，所述第四掺杂区与所述第二掺杂区或所述第一掺杂区电连接，在所述主结区至所述结终端区的方向上，所述第四掺杂区与所述第三掺杂区依次排列或所述第三掺杂区分布在所述第四掺杂区内；所述第三掺杂区、所述第四掺杂区与所述第一掺杂区的掺杂类型均相同。

10、在一些实施方案中，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区中至少两者的掺杂浓度相同。

11、在一些实施方案中，所述第四掺杂区的掺杂浓度低于所述第一掺杂区的掺杂浓度。

12、在一些实施方案中，所述结终端区包括分散区，所述分散区位于所述过渡区远离所述主结区的一侧；所述介质层为绝缘介质层，在所述结终端区，所述绝缘介质层从所述漂移区背离所述衬底一侧的表面延伸至所述沟槽内部；所述阳极从所述主结区沿着所述绝缘介质层背离所述漂移区的表面延伸至所述分散区，并在所述分散区形成场板。

13、在一些实施方案中，所述结终端区包括分散区，所述分散区位于所述过渡区远离所述主结区的一侧；在沿着所述衬底至所述漂移区的方向上，所述分散区的高度小于所述过渡区的高度，所述漂移区背离所述衬底一侧的表面在所述过渡区与所述分散区的连接处形成斜面。

14、在一些实施方案中，所述沟槽的每级台阶在沿所述主结区至所述结终端区的方向上的宽度不同。

15、在一些实施方案中，所述沟槽的每级台阶在沿所述衬底至所述漂移区的方向上的高度相同。

16、在一些实施方案中，所述沟槽只有一侧的侧壁为台阶结构。在另一些实施方案中，所述沟槽相对的两侧侧壁为对称的台阶结构。在另一些实施方案中，所述沟槽相对的两侧侧壁为不对称的台阶结构。

17、在一些实施方案中，所述沟槽与所述第一掺杂区不直接相连。在另一些实施方案中，所述沟槽与所述第一掺杂区直接相连。

18、在一些实施方案中，所述阳极从主结区延伸至所述过渡区，并与位于所述沟槽开口位置处的所述第二掺杂区直接接触。

19、在一些实施方案中，所述沟槽底部的所述第二掺杂区与所述第一掺杂区直接相连。

20、在一些实施方案中，沿着所述漂移区至所述衬底的方向上，所述第二掺杂区的深度小于所述第一掺杂区的深度。在另一些实施方案中，沿着所述漂移区至所述衬底的方向上，所述第二掺杂区的深度与所述第一掺杂区的掺杂深度相同。在另一些实施方案中，沿着所述漂移区至所述衬底的方向上，所述第二掺杂区的深度大于所述第一掺杂区的深度。

21、在一些实施方案中，所述介质层为半导体层，所述半导体层的掺杂类型与所述第一掺杂区的掺杂类型相同。

22、本发明具有以下有益效果：本发明的半导体器件终端结构通过在过渡区设置至少一个具有多级台阶结构的沟槽，使得器件处于反向阻断状态时，一方面，在沿着主结区至结终端区的方向上，过渡区的第二掺杂区实现将主结边缘的耗尽区横向扩展的目的；另一方面，在沿着衬底至漂移区的方向上，过渡区阶梯状(沟槽侧壁的台阶)的第二掺杂区将耗尽区引向半导体器件的表面，使得电场的聚集位置从漂移区深处的主结边缘转移到器件表面的过渡区的边缘；能够更好地保护主结以及漂移区深处的结构，从而有利于提高器件的阻断特性。进一步地，本发明中通过在过渡区边缘增加分散区，并合理优化分散区第三掺杂区或/和第四掺杂区的数量、尺寸、掺杂浓度及排布方式中任一项参数或它们的组合，继续在主结区至结终端区的方向上有效地拓宽过渡区的耗尽区宽度，从而降低过渡区边缘电场集中现象，实现进一步提高器件的击穿电压的目的。