内嵌异质结二极管的MOSFET及其制造方法与流程

本公开涉及功率半导体器件，尤其涉及一种内嵌异质结二极管的mosfet(metal-oxide-semiconductor field-effect transistor，金属-氧化物半导体场效应晶体管)及其制造方法。

背景技术：

1、碳化硅功率器件具有低导通电阻、高开关频率、高工作结温等优点，近年来碳化硅功率器件发展迅速，并成功实现了商业化，广泛应用于新能源汽车的逆变器中。

2、在逆变器的半桥电路中，通常使用内嵌单极型二极管的碳化硅mosfet，内嵌的单极型二极管往往选用具有低导通压降的肖特基二极管，但是内嵌肖特基二极管的方式增大了单个碳化硅mosfet元胞的面积，减小了沟道密度，减小了电流密度，会导致整个mosfet的尺寸变大，增加了工艺成本。

技术实现思路

1、本公开要解决的技术问题是为了克服现有技术的内嵌肖特基二极管的碳化硅mosfet的单个碳化硅mosfet元胞的面积大、沟道密度小、电流密度小，存在导致整个mosfet的尺寸变大，增加了工艺成本等缺陷，提供一种内嵌异质结二极管的mosfet及其制造方法。

2、本公开是通过下述技术方案来解决上述技术问题：

3、本公开提供一种内嵌异质结二极管的mosfet，所述mosfet包括金属化漏极、n型衬底、n+缓冲层、多层n-外延层、p型体区、jfet区、p+接触区、n+源区、栅氧化层、n型多晶硅栅极、二氧化硅层间介质、p型多晶硅和金属化源极；

4、所述金属化漏极、所述n型衬底、所述n+缓冲层和多层所述n-外延层从下到上依次层叠设置；

5、两个所述p型体区位于最上层的所述n-外延层的顶部，分布在最上层的所述n-外延层的左右两侧；

6、所述jfet区设于最上层的所述n-外延层中，位于两个所述p型体区的中间；

7、每个所述p型体区的上方设有所述p+接触区和所述n+源区；其中，所述n+源区靠近所述jfet区；

8、最上层的所述n-外延层的上方两侧分别设有所述栅氧化层；

9、每一侧的所述栅氧化层的上方设有所述n型多晶硅栅极；

10、所述p型多晶硅设于两个所述n型多晶硅栅极的中间位置，位于所述jfet区的上方，所述p型多晶硅与所述jfet区形成所述异质结二极管；

11、所述二氧化硅层间介质设于所述栅氧化层、所述n型多晶硅栅极和所述p型多晶硅的上方；

12、所述金属化源极设于所述p+接触区、所述n+源区和所述二氧化硅层间介质的上方，所述金属化源极与所述p型多晶硅连接。

13、较佳地，所述p型多晶硅的不同掺杂浓度对应所述异质结二极管的不同导通压降。

14、较佳地，多层所述n-外延层的掺杂浓度从下到上依次递减。

15、较佳地，所述mosfet采用的半导体材料为碳化硅。

16、较佳地，所述p型多晶硅通过低压化学气相淀积在所述n-外延层上淀积形成。

17、较佳地，所述p型多晶硅的厚度范围为0.1-1μm。

18、较佳地，所述p型多晶硅的掺杂浓度为1e19-1e20cm-3。

19、较佳地，所述金属化源极采用pi(聚酰亚胺)胶进行保护。

20、本公开还提供一种内嵌异质结二极管的mosfet的制造方法，所述制造方法用于制造如上述所述的内嵌异质结二极管的mosfet，所述制造方法包括：

21、在n型衬底的表面生长n+缓冲层；

22、在所述n+缓冲层的表面生长多层n-外延层；

23、其中，多层所述n-外延层从下到上依次层叠设置；

24、在最上层的所述n-外延层上通过掩膜光刻分别形成p型体区、p+接触区和n+源区的注入窗口，再通过离子注入和激活退火分别形成所述p型体区、所述p+接触区和所述n+源区；

25、其中，两个所述p型体区位于最上层的所述n-外延层的顶部，分布在最上层的所述n-外延层的左右两侧；最上层的所述n-外延层中设有jfet区，所述jfet区位于两个所述p型体区的中间；

26、在所述n-外延层上通过热氧化形成栅氧化层，淀积形成n型多晶硅栅极，刻蚀形成分裂栅结构；

27、其中，每个所述p型体区的上方设有所述p+接触区和所述n+源区，所述n+源区靠近所述jfet区；最上层的所述外延层的上方两侧分别设有所述栅氧化层，每一侧的所述栅氧化层的上方设有所述n型多晶硅栅极；

28、在所述n型多晶硅栅极的中间淀积p型多晶硅，所述p型多晶硅与所述jfet区形成异质结二极管；

29、其中，所述p型多晶硅位于所述jfet区的上方；

30、在所述分裂栅结构周围淀积二氧化硅层间介质包住所述n型多晶硅栅极和所述p型多晶硅，且露出所述p+接触区和所述n+源区的表面；

31、其中，所述二氧化硅层间介质设于所述栅氧化层、所述n型多晶硅栅极和所述p型多晶硅的上方；

32、在所述p+接触区和所述n+源区的表面形成金属化源极，所述金属化源极与所述p型多晶硅连接；

33、其中，所述金属化源极设于所述p+接触区、所述n+源区和所述二氧化硅层间介质的上方；

34、在所述n型衬底的背面通过金属化形成金属化漏极。

35、在符合本领域常识的基础上，所述各优选条件，可任意组合，即得本公开各较佳实例。

36、本公开的积极进步效果在于：

37、本公开通过在两个n型多晶硅栅极的中间位置设置p型多晶硅，以与jfet区形成异质结二极管，减小了单个碳化硅mosfet元胞的面积，增大了沟道密度，增大了电流密度，减小了整个mosfet的尺寸，降低了工艺成本；另外，内嵌异质结二极管的mosfet具有较小的漏电流，实现了更低的导通压降和更高的反向阻断电压，提升了器件的性能，降低了器件失效的风险。

技术特征：

1.一种内嵌异质结二极管的mosfet，其特征在于，所述mosfet包括金属化漏极、n型衬底、n+缓冲层、多层n-外延层、p型体区、jfet区、p+接触区、n+源区、栅氧化层、n型多晶硅栅极、二氧化硅层间介质、p型多晶硅和金属化源极；

2.如权利要求1所述的内嵌异质结二极管的mosfet，其特征在于，所述p型多晶硅的不同掺杂浓度对应所述异质结二极管的不同导通压降。

3.如权利要求1所述的内嵌异质结二极管的mosfet，其特征在于，多层所述n-外延层的掺杂浓度从下到上依次递减。

4.如权利要求1所述的内嵌异质结二极管的mosfet，其特征在于，所述mosfet采用的半导体材料为碳化硅。

5.如权利要求1-4中任一项所述的内嵌异质结二极管的mosfet，其特征在于，所述p型多晶硅通过低压化学气相淀积在所述n-外延层上淀积形成。

6.如权利要求1-4中任一项所述的内嵌异质结二极管的mosfet，其特征在于，所述p型多晶硅的厚度范围为0.1-1μm。

7.如权利要求1-4中任一项所述的内嵌异质结二极管的mosfet，其特征在于，所述p型多晶硅的掺杂浓度为1e19-1e20cm-3。

8.如权利要求1-4中任一项所述的内嵌异质结二极管的mosfet，其特征在于，所述金属化源极采用pi胶进行保护。

9.一种内嵌异质结二极管的mosfet的制造方法，其特征在于，所述制造方法用于制造如权利要求1-8中任一项所述的内嵌异质结二极管的mosfet，所述制造方法包括：

技术总结
本公开提供了一种内嵌异质结二极管的MOSFET及其制造方法，该MOSFET包括金属化漏极、N型衬底、N+缓冲层、多层N‑外延层、P型体区、JFET区、P+接触区、N+源区、栅氧化层、N型多晶硅栅极、二氧化硅层间介质、P型多晶硅和金属化源极；JFET区位于两个P型体区的中间；P型多晶硅设于两个N型多晶硅栅极的中间位置，位于JFET区的上方，P型多晶硅与JFET区形成异质结二极管。本公开通过在两个N型多晶硅栅极的中间位置设置P型多晶硅，以与JFET区形成异质结二极管，减小了单个碳化硅MOSFET元胞的面积，增大了沟道密度，增大了电流密度，减小了整个MOSFET的尺寸，降低了工艺成本。

技术研发人员：薛璐洁,钟圣荣,曹荣荣,钟子期,黄茂森,葛景涛,吴云,胡丹丹,成荣花
受保护的技术使用者：上海贝岭股份有限公司
技术研发日：
技术公布日：2024/4/17