一种异质结碳化硅IGBT器件及其制备方法、芯片与流程

本申请属于功率器件，尤其涉及一种异质结碳化硅igbt器件及其制备方法、芯片。

背景技术：

1、绝缘栅双极晶体管(insulate-gate bipolar transistor，igbt)是由绝缘栅极场效应管和双极型三极管复合而成的一种器件，既有金氧半场效晶体管（metal-oxide-semiconductor field-effect transistor，mosfet）驱动功率小和开关速度快的特点，又有双极型器件饱和压降低而容量大的特点，其频率特性介于mosfet与功率晶体管之间，可正常工作于几十khz频率范围内，是中小功率电力电子设备的主导器件，广泛应用于变频器、照明电路、开关电源等领域。

2、然而，由于igbt是双极性器件，导通时电子和空穴都参与导电，目前的常规的基于碳化硅基底的igbt超结器件中，通常需要外接快恢复二极管，且存在导通电阻较大的问题。

技术实现思路

1、为了解决上述技术问题，本申请实施例提供了一种异质结碳化硅igbt器件及其制备方法、芯片，旨在提供一种新型的碳化硅igbt器件，可以提升器件的击穿电压，并且改善器件的快恢复特性。

2、本申请实施例第一方面提供了一种异质结碳化硅igbt器件，所述异质结碳化硅igbt器件包括：漏极金属层、碳化硅p型掺杂层、碳化硅衬底层、缓冲层、n型碳化硅漂移层、p型氧化镍层、p柱、p型重掺杂层、肖特基金属层、n型阻挡层、p型基层、p型屏蔽层、栅极介质层、栅极多晶硅层、源极金属层、第一p型源区、第一n型源区；

3、所述碳化硅p型掺杂层和所述碳化硅衬底层位于所述缓冲层与所述漏极金属层之间，所述n型碳化硅漂移层位于所述缓冲层上，且所述n型碳化硅漂移层呈l形结构；所述n型碳化硅漂移层的水平部上设有所述p柱；

4、所述p型重掺杂层位于所述p柱与所述肖特基金属层之间，所述n型阻挡层位于所述n型碳化硅漂移层的垂直部与所述p型重掺杂层之间，所述第一p型源区和所述第一n型源区位于所述p型重掺杂层与所述源极金属层之间；

5、所述p型屏蔽层位于所述n型碳化硅漂移层的垂直部上，所述栅极介质层位于所述栅极多晶硅层与所述p型屏蔽层之间，且所述栅极多晶硅层与所述源极金属层、所述第一n型源区、所述p型重掺杂层以及所述n型阻挡层之间由所述栅极介质层隔离；所述n型阻挡层与所述肖特基金属层之间形成肖特基接触，且所述肖特基金属层与所述源极金属层接触。

6、在一些实施例中，所述n型阻挡层内n型掺杂离子的浓度大于所述n型碳化硅漂移层内n型掺杂离子的浓度。

7、在一些实施例中，所述n型阻挡层与所述p柱和所述p型重掺杂层接触；其中，所述p柱和所述p型重掺杂层的位置呈对角设置，所述n型阻挡层与所述肖特基金属层的位置呈对角设置。

8、在一些实施例中，所述p柱为p型掺杂的氧化镍材料。

9、在一些实施例中，所述碳化硅p型掺杂层为p型掺杂的4h晶型的碳化硅材料。

10、在一些实施例中，所述碳化硅衬底层、所述缓冲层、所述n型碳化硅漂移层均为n型掺杂的4h晶型的碳化硅材料；其中，所述碳化硅衬底层内n型掺杂离子的浓度大于所述缓冲层内n型掺杂离子的浓度，所述缓冲层内n型掺杂离子的浓度大于所述n型碳化硅漂移层内n型掺杂离子的浓度。

11、在一些实施例中，所述栅极介质层为氧化硅或者氮化硅。

12、在一些实施例中，所述n型阻挡层的厚度大于所述p型重掺杂层的厚度，所述n型阻挡层的厚度大于所述第一p型源区的厚度。

13、本申请实施例第二方面还提供了一种异质结碳化硅igbt器件的制备方法，包括：

14、在碳化硅衬底层的指定区域注入p型掺杂离子形成碳化硅p型掺杂层；

15、在所述碳化硅衬底层和所述碳化硅p型掺杂层上外延生长缓冲层以及n型碳化硅漂移层，并在所述n型碳化硅漂移层上的预设区域注入n型掺杂离子形成n型阻挡层；其中，所述n型阻挡层内n型掺杂离子的浓度大于所述n型碳化硅漂移层内n型掺杂离子的浓度；

16、在所述n型阻挡层上依次注入p型掺杂离子、n型掺杂离子形成p型基层、第一p型源区、第一n型源区；所述第一p型源区和所述第一n型源区位于所述p型基层上；

17、在所述n型碳化硅漂移层上的第一预设区域和第二预设区域进行刻蚀分别形成第一深槽和第二深槽，并在所述第一深槽内形成p柱、p型重掺杂层、肖特基金属层，在所述第二深槽内形成p型屏蔽层、栅极介质层、栅极多晶硅层；

18、形成源极金属层、漏极金属层；其中，所述漏极金属层与所述碳化硅p型掺杂层和所述碳化硅衬底层接触，所述源极金属层与所述第一p型源区、所述第一n型源区以及所述肖特基金属层接触。

19、本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的异质结碳化硅igbt器件；或者包括如上述任一项实施例所述的异质结碳化硅igbt器件的制备方法制备的异质结碳化硅igbt器件。

20、本申请实施例的有益效果：碳化硅p型掺杂层和碳化硅衬底层位于缓冲层与漏极金属层之间，n型碳化硅漂移层位于缓冲层上，n型碳化硅漂移层的水平部上设有p柱；p型重掺杂层位于p柱与肖特基金属层之间，n型阻挡层位于n型碳化硅漂移层的垂直部与p型基层之间，第一p型源区和第一n型源区位于p型重掺杂层与源极金属层之间，通过设置n型阻挡层与肖特基金属层之间形成肖特基接触，且肖特基金属层与源极金属层接触，可以提升器件的击穿电压，并且改善器件的快恢复特性。

技术特征：

1.一种异质结碳化硅igbt器件，其特征在于，所述异质结碳化硅igbt器件包括：漏极金属层、碳化硅p型掺杂层、碳化硅衬底层、缓冲层、n型碳化硅漂移层、p型氧化镍层、p柱、p型重掺杂层、肖特基金属层、n型阻挡层、p型基层、p型屏蔽层、栅极介质层、栅极多晶硅层、源极金属层、第一p型源区、第一n型源区；

2.如权利要求1所述的异质结碳化硅igbt器件，其特征在于，所述n型阻挡层内n型掺杂离子的浓度大于所述n型碳化硅漂移层内n型掺杂离子的浓度。

3.如权利要求2所述的异质结碳化硅igbt器件，其特征在于，所述n型阻挡层与所述p柱和所述p型重掺杂层接触；其中，所述p柱和所述p型重掺杂层的位置呈对角设置，所述n型阻挡层与所述肖特基金属层的位置呈对角设置。

4.如权利要求2所述的异质结碳化硅igbt器件，其特征在于，所述p柱为p型掺杂的氧化镍材料。

5.如权利要求1所述的异质结碳化硅igbt器件，其特征在于，所述碳化硅p型掺杂层为p型掺杂的4h晶型的碳化硅材料。

6.如权利要求1所述的异质结碳化硅igbt器件，其特征在于，所述碳化硅衬底层、所述缓冲层、所述n型碳化硅漂移层均为n型掺杂的4h晶型的碳化硅材料；其中，所述碳化硅衬底层内n型掺杂离子的浓度大于所述缓冲层内n型掺杂离子的浓度，所述缓冲层内n型掺杂离子的浓度大于所述n型碳化硅漂移层内n型掺杂离子的浓度。

7.如权利要求1所述的异质结碳化硅igbt器件，其特征在于，所述栅极介质层为氧化硅或者氮化硅。

8.如权利要求1所述的异质结碳化硅igbt器件，其特征在于，所述n型阻挡层的厚度大于所述p型重掺杂层的厚度，所述n型阻挡层的厚度大于所述第一p型源区的厚度。

9.一种异质结碳化硅igbt器件的制备方法，其特征在于，包括：

10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的异质结碳化硅igbt器件；或者包括如权利要求9所述的异质结碳化硅igbt器件的制备方法制备的异质结碳化硅igbt器件。

技术总结
本申请属于功率器件技术领域，提供了一种异质结碳化硅IGBT器件及其制备方法、芯片，其中，碳化硅P型掺杂层和碳化硅衬底层位于缓冲层与漏极金属层之间，N型碳化硅漂移层位于缓冲层上，N型碳化硅漂移层的水平部上设有P柱；P型重掺杂层位于P柱与肖特基金属层之间，N型阻挡层位于N型碳化硅漂移层的垂直部与P型基层之间，第一P型源区和第一N型源区位于P型重掺杂层与源极金属层之间，通过设置N型阻挡层与肖特基金属层之间形成肖特基接触，且肖特基金属层与源极金属层接触，可以提升器件的击穿电压，并且改善器件的快恢复特性。

技术研发人员：蔡文哲
受保护的技术使用者：深圳天狼芯半导体有限公司
技术研发日：
技术公布日：2024/2/6