发明领域本发明涉及一种制造包含低介电常数薄膜的半导体器件的方法，该低介电常数薄膜包含聚硅氧烷。本发明还涉及聚合物膜在半导体器件中的用途。
背景技术：
0、背景
1、集成电路建立在半导体衬底上，包含数百万个晶体管和其他器件，它们通过嵌入介电材料中的多层垂直和水平布线相互电通信并与外部封装材料电通信。在金属化结构中，“通孔(vias)”构成垂直布线，而“互连(interconnects)”构成水平布线。制造金属化可能涉及多层介电层和金属的连续沉积和图案化，以实现晶体管之间以及与外部封装材料的电连接。给定层的图案化通常通过多步骤工艺进行，包括在衬底上的层沉积、光刻胶旋转、光刻胶曝光、光刻胶显影、层蚀刻和光刻胶去除。或者，有时可以通过首先将图案蚀刻到介电材料层中，用金属填充图案，然后对金属进行化学/机械抛光，使金属仅嵌入介电材料的开口中来实现金属图案化。
2、铝作为一种互连材料，由于其高导电性、与sio2的良好粘附性、已知的加工方法(溅射和蚀刻)和低成本，已被使用多年。最初，多年来还开发了铝合金，以改善与纯铝相比的熔点、扩散、电迁移和其他品质。钨传统上用作跨越连续铝层的导电通孔塞材料。对更快微处理器和更强大电子设备的追求导致了越来越高的电路密度和更快的运行速度，这反过来又要求使用导电性更高的金属和与二氧化硅相比介电常数更低(最好低于3.0)的改进电介质。铝金属化之后，该行业转向铜镶嵌工艺，其中使用铜(或铜合金)来提高导线的电导率，并使用旋涂或cvd工艺来生产低k电介质，这些电介质可用作导线周围的绝缘材料。为了避免蚀刻问题，将铜与阻挡金属一起覆盖沉积在由互连和通孔开口组成的凹陷电介质结构上，随后以称为“双镶嵌(dual damascene)”的加工方法进行抛光。通孔开口的底部通常是从前一个金属层，或者在某些情况下接触层，到衬底的互连的顶部。
3、铜“双镶嵌”工艺已被业界成功使用二十年。未来器件中铜互连的临界尺寸将达到10-20nm，甚至更低。因此，互连之间的介电材料表现出相似的临界尺寸。对于铜“双镶嵌”工艺而言，这在一定程度上非常成问题，因为铜离子的流动性非常强，这意味着这些离子将迁移到电介质层。最终，铜离子浓度的增加将导致电介质击穿，从而使器件或晶体管无法工作。为了防止铜离子迁移，已经沉积了各种阻挡层，这些阻挡层通常是钛或钽的氮化物。在30nm以下的间距设计中，阻挡层将填充金属互连之间的大部分空间，从而由于所述氮化物的介电性能差而导致电介质层不充分。由于上述挑战，人们正在不断寻找互连临界尺寸为10-20nm或更小的新金属。20nm以下工艺的潜在金属包括钴(co)、钌(ru)、钨(w)和钼(mo)。根据所用金属，金属线可以使用类似于铝和钨的减材工艺形成，也可以通过单镶嵌工艺形成，即先沉积替代金属，然后沉积铜。因此，需要具有合适电气和机械性能的新电介质，这些电介质还能够填充10-20nm或更低的临界尺寸，以实现未来的器件和器件架构。此外，新电介质必须承受后续工艺步骤中使用的条件，例如高温(400℃或更高)、各种化学品和机械力(化学机械抛光)。
技术实现思路
1、本发明的目的是提供包含介电常数为2.7或更低的聚合物膜的半导体器件。具体而言，本发明提供了一种制造半导体器件的方法，所述半导体器件包含沉积有选自钴(co)、钌(ru)、钨(w)和钼(mo)的金属的衬底。
2、在本发明中，提供了包含低介电常数聚合物膜的半导体器件。所述膜包含通过聚合具有通式i的化合物获得的聚合物
3、x1mr13-msi-r3-(r52si-o)n-si-r4-six2pr23-p i
4、其中，
5、每个xl和x2独立地选自氢和有机或无机可水解基团的组；
6、每个r1和r2独立地选自烃基残基的组，其可选地被取代；
7、每个r3和r4独立地选自可选取代的桥接直链或支链二价烃基，例如具有1至6个碳原子的亚烷基和具有6至10个碳原子的亚芳基；
8、每个r5选自具有1至6个碳原子的烷基和具有6至18个碳原子的芳基，例如苯基或苄基，所述基团可选被取代；
9、n是1至5的整数；
10、m是1至3的整数；并且
11、p是1至3的整数。
12、在一实施例中，通过以下步骤形成在1mhz下介电常数为2.7或更低的聚合物膜：
13、-水解具有公式i的第一硅化合物
14、x1mr13-msi-r3-(r52si-o)n-si-r4-six2pr23-p i
15、其中xl,x2,x3,x4,r1,r2,r3,r4,r5,i和n,m,p具有与上述相同的含义，
16、可选地水解至少一种具有公式iii和/或具有公式iv的第二化合物
17、(r11)2r12si-r13-sir113 iii
18、其中，
19、r11是可水解基团，例如氢、卤化物、烷氧基或酰氧基，
20、r12是氢、有机交联基团、反应性裂解基团或降低极化率的基团有机基团，
21、r13为桥连直链或支链二价烃基
22、(x3)4-nsir14n iv
23、其中，x3,r14和n具有与上述相同的含义
24、并聚合或共聚该水解化合物以产生硅氧烷材料。
25、硅氧烷材料通常以薄层的形式沉积在衬底上，并且薄层固化成具有低介电常数的薄膜。
26、更具体地，本发明的特征在于独立权利要求中所述的内容。
27、本发明获得了显著的优势。
28、因此，在根据本发明的制造半导体器件的方法中，所公开的硅氧烷材料提供高模量和硬度，并且将有助于特别是在最终芯片封装步骤中将金属互连和通孔迷宫结合在一起。由于具有良好的粘合性能，这些薄膜将有助于在电介质和接触材料之间形成稳定的界面。
29、本发明半导体器件制造方法中使用的硅氧烷材料可以成型为厚度在50nm至2500nm范围内的薄膜，例如在50nm至1000nm范围内；通常，即使在厚膜结构中也不会发生任何开裂。
30、用于沉积硅氧烷材料的衬底可以包含各种形貌。这些包括可能具有高纵横比的窄沟槽，这意味着沟槽的深度与宽度比(或纵横比)超过2:1，例如3:1或更高。因此，这些材料具有填充甚至低于20nm或更优选低于10nm的沟槽宽度的优异能力。同时，硅氧烷材料表现出优异的平坦化性能。平坦化性能是指硅氧烷材料在涂覆之前均匀分布由于衬底上存在的各种形貌而产生的衬底上的高度差异的能力。使衬底平坦化的能力具有显著的优势，因为可以消除或减少使衬底表面平坦化的后续工艺。这样，可以在制造成本和时间方面获得相当大的优势。此外，在需要减小膜厚度或在后续制造工艺步骤中需要更平坦的表面的情况下，可以通过化学机械抛光或蚀刻工艺容易地处理薄膜。
31、此外，根据本发明制造半导体器件的方法中使用的硅氧烷材料表现出低热膨胀系数(cte)。低热膨胀系数非常有利于防止衬底在后续工艺步骤中弯曲。这种弯曲通常发生在包含具有显著可变cte的材料的衬底上。优选地，固化硅氧烷材料的cte为50ppm/℃或更低，更优选地，30ppm/℃或更低，最优选地，20ppm/℃或更低。
32、根据本发明，用于制造半导体器件的方法中使用的硅氧烷材料也具有热稳定性。为了使涂层能够经受半导体制造过程中的多次热循环，需要良好的热稳定性。
33、重要的是，本发明的材料表现出低电流泄漏、高击穿电压和低损耗角正切。