本公开涉及半导体，尤其涉及一种半导体结构及其制备方法。
背景技术：
1、随着集成电路节点的微缩，单次曝光已无法满足金属互连图形化制造的需求，随之发展起来了多重图案化技术。基于间隔物的自对准多重图案化，例如sadp(自对准双重图案化)、saqp(自对准四重图案化)等，能够在缺少极紫外(euv)光刻技术的情况下制造更加微小的半导体结构，但目前的方法对可制备的互连线具有诸多限制和缺点。
技术实现思路
1、根据本公开实施例的一方面，提出一种半导体结构的制备方法，包括：提供堆叠结构，堆叠结构自上向下包括位于衬底结构上方的第一牺牲层、第一介质层、第二牺牲层、目标层；刻蚀第一牺牲层，以在第一牺牲层中形成第一图案；在第一图案的侧壁上形成第一间隔物层；执行第一工艺，以去除第一牺牲层的剩余部分的至少部分，以露出第一介质层的部分；在第一工艺后，将第一介质层上方的结构作为掩模，依次刻蚀第一介质层以及第二牺牲层，以在第二牺牲层中形成第二图案；在第二图案的侧壁上形成第二间隔物层；执行第二工艺，以去除第二牺牲层的剩余部分的部分，以露出目标层的部分；在第二工艺后，将目标层上方的结构作为掩模刻蚀目标层，以在目标层中形成第三图案，第三图案包括在第一方向上间隔开的第一组沟槽。第一组沟槽包括：用于第一类互连线的第一沟槽和第二沟槽；以及用于第二类互连线的多个第三沟槽，位于第一沟槽和第二沟槽之间，第一沟槽和第二沟槽在第一方向上的宽度大于多个第三沟槽在第一方向上的宽度，至少一个第三沟槽在第一方向上的第一宽度大于其余第三沟槽在第一方向上的第二宽度。
2、与传统的基于间隔物的自对准多重图案化方案相比，本公开提供的方法可以在缺少euv技术的情况下根据需要，灵活调整部分金属线的宽度以适配器件的尺寸，进而避免金属线冗余，并降低金属线的电阻。
3、根据本公开的一些实施例，第二牺牲层的剩余部分包括在与第一方向不同的第二方向上延伸的第二部分；所述方法还包括：在形成第二间隔物层之前，截断第二部分。
4、根据本公开的一些实施例，至少一个第三沟槽包括两个第三沟槽。
5、根据本公开的一些实施例，第一组沟槽中相邻沟槽之间的间距相同。
6、根据本公开的一些实施例，第一组沟槽中相邻沟槽之间的间距等于第二宽度。
7、根据本公开的一些实施例，第一牺牲层被刻蚀后的剩余部分包括第一组牺牲部，第一组牺牲部包括在第一方向上间隔开的多个牺牲部，第一图案包括第一组牺牲部，第一间隔物层分别形成在每个牺牲部的侧壁上；在第一工艺中，第一图案被全部去除；第二图案包括沿第一方向的第一部分和沿与第一方向不同的第二方向的第二部分，第二部分与第一部分邻接；执行第二工艺包括：在第二牺牲层上方形成第一掩模结构，第一掩模结构至少使得第二部分的至少部分露出；将第一掩模结构作为掩模执行刻蚀，以去除第二部分的露出部分。
8、根据本公开的一些实施例，多个牺牲部包括第一牺牲部，第一牺牲部在第一方向上的宽度为第一宽度与两倍的第二间隔物层的厚度之和。
9、根据本公开的一些实施例，多个牺牲部包括相邻的第二牺牲部和第三牺牲部，第二牺牲部和第三牺牲部之间的间距为第一宽度、两倍的第一间隔物层的厚度和两倍的第二间隔物层的厚度之和。
10、根据本公开的一些实施例，第一牺牲层被刻蚀后的剩余部分还包括第二组牺牲部，第二组牺牲部包括间隔开的多个牺牲部，第一图案还包括第二组牺牲部；
11、根据本公开的一些实施例，所述方法还包括：在第一工艺后，在第一介质层上方形成第二掩模结构，第二掩模结构使得被去除后对应的所述第一介质层的部分不露出，并且使得所述第四牺牲部的侧壁上的所述第一间隔物层的至少部分不露出，第四牺牲部属于第一组牺牲部或第二组牺牲部；在形成第二掩模结构后，依次刻蚀第一介质层以及第二牺牲层，以在第二牺牲层中形成第二图案。
12、相应地，可以形成一组数量为偶数的沟槽，从而避免电路或器件结构对金属线数量要求为某些特定偶数时传统saqp方案仅能实现奇数根均匀分布的金属线而引起的金属线数量冗余的问题。
13、根据本公开的一些实施例，第四牺牲部属于第一组牺牲部，第二掩模结构具有第一开口，第一开口使得第一组牺牲部中第四牺牲部外的其他牺牲部被去除后对应的所述第一介质层的部分露出，并且使得所述第四牺牲部外的其他牺牲部的侧壁上的第一间隔物层露出；多个第三沟槽的数量为偶数。
14、相应地，可以在调整某一组金属线中金属线的宽度的同时使该组金属线数量为偶数，能够更灵活地针对金属布线需求进行图案设计。
15、根据本公开的一些实施例，第四牺牲部属于第二组牺牲部，第二掩模结构具有第二开口，第二开口使得第二组牺牲部中第四牺牲部外的其他牺牲部被去除后对应的所述第一介质层的部分露出，并且使得所述第四牺牲部外的其他牺牲部的侧壁上的第一间隔物层露出；第三图案还包括在第一方向上间隔开的第二组沟槽。第二组沟槽包括：用于第一类互连线的第四沟槽和第五沟槽；以及用于第二类互连线的多个第六沟槽，位于第四沟槽和第五沟槽之间，所述第四沟槽和所述第五沟槽在所述第一方向上的宽度大于所述多个第六沟槽在所述第一方向上的宽度，多个第六沟槽的数量为偶数。
16、相应地，一组数量为偶数的金属线可以附加地独立形成。
17、根据本公开的一些实施例，第二掩模结构还具有在第一方向上间隔开的多个第三开口，第二图案包括与多个第三开口对应的多个第四开口；第三图案包括在第一方向上间隔开的第三组沟槽，第三组沟槽的沟槽宽度大于第二宽度。
18、相应地，可以在同一层结构中通过sadp技术附加地形成一组宽度更大的沟槽。因此，本公开一些实施例提供的改良的saqp方法能够与sadp图案化方法共同使用，以满足定制化需求。
19、根据本公开的一些实施例，第一图案包括在第一牺牲层被刻蚀后形成的在第一方向上间隔开的第一组开口，第一间隔物层分别形成在第一组开口中每个开口的侧壁上；在第一工艺中，第一牺牲层的剩余部分被部分去除，以使得第一牺牲层具有第二组开口；第二图案具有与第一组开口和第二组开口对应的第三组开口，第二间隔物层形成在第三组开口中每个开口的侧壁上；执行第二工艺包括：在形成第二间隔物层后，形成第三掩模结构，第三掩模结构具有多个第五开口，每个第五开口在衬底结构上的正投影与第二牺牲层位于第三组开口中相邻的两个开口之间的部分在衬底结构上的正投影至少部分交叠；将第三掩模结构作为掩模刻蚀第二牺牲层的剩余部分。
20、相应地，可以通过更改初始条件，以另一种方式执行本公开一些实施例所提供的方法，最终也能形成宽度可调、能满足器件需求的金属布线图案化。
21、根据本公开的一些实施例，多个第五开口之间间隔有第三组开口中至少两个开口。
22、根据本公开的一些实施例，执行第二工艺还包括：形成第四掩模结构，第四掩模结构具有多个第六开口，每个第六开口在衬底结构上的正投影与第二牺牲层位于第三组开口中相邻的两个开口之间的部分在衬底结构上的正投影至少部分交叠，并且与每个第五开口在衬底结构上的正投影不交叠，多个第六开口和多个第五开口交错排列；将第四掩模结构作为掩模刻蚀第二牺牲层的剩余部分。
23、根据本公开的一些实施例，衬底结构自上而下包括中间层、第二介质层、刻蚀停止层以及器件层。
24、根据本公开的一些实施例，所述方法还包括：将目标层作为掩膜，依次刻蚀中间层、第二介质层和刻蚀停止层，以将第三图案转移到第二介质层；在第二介质层中的第一组沟槽中填充金属材料，以形成互连线。
25、根据本公开实施例的另一方面，还提供一种半导体结构，该半导体结构包括：位于衬底结构上方的目标层，目标层具有第三图案，第三图案包括在第一方向上间隔开的第一组沟槽。第一组沟槽包括：用于第一类互连线的第一沟槽和第二沟槽；以及用于第二类互连线的多个第三沟槽，位于第一沟槽和第二沟槽之间。第一沟槽和第二沟槽在第一方向上的宽度大于多个第三沟槽在第一方向上的宽度，至少一个第三沟槽在第一方向上的第一宽度大于其余第三沟槽在第一方向上的第二宽度。
26、根据本公开实施例的又一方面，还提供一种半导体结构，该半导体结构包括：位于器件层上方的第二介质层，第二介质层具有第三图案，第三图案包括在第一方向上间隔开的第一组沟槽。第一组沟槽包括：用于第一类互连线的第一沟槽和第二沟槽，以及用于第二类互连线的多个第三沟槽，位于所述第一沟槽和所述第二沟槽之间。第一沟槽和第二沟槽在第一方向上的宽度大于多个第三沟槽在第一方向上的宽度，至少一个第三沟槽在第一方向上的第一宽度大于其余第三沟槽在第一方向上的第二宽度。所述半导体结构还包括填充在第一组沟槽中的金属材料。
27、通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。