低电压GaN基LED外延结构的制作方法
【技术领域】
[0001]本发明属于半导体发光领域，涉及一种低电压GaN基LED外延结构的制作方法。
【背景技术】
[0002]发光二极管(LED，Light Emitting D1de)由于具有寿命长、耗能低等优点，已被广泛应用于各个领域，尤其随着其照明性能指标日益大幅提高，LED在照明领域常用作发光装置。其中，以氮化镓(GaN)为代表的II1-V族化合物半导体，尤其是GaN(氮化镓)基LED由于具有带隙宽、发光效率高、电子饱和漂移速度高、化学性质稳定等特点，在高亮度蓝光发光二极管、蓝光激光器等光电子器件领域有着巨大的应用潜力，引起了人们的广泛关注。
[0003]在相同电流密度驱动下，正向电压的高低成为衡量LED性能的一个重要参数。正向电压越低，芯片的功耗越小，越具有市场竞争力。而外延结构的好坏是直接影响芯片质量的决定因素。因而，通过降低低电压GaN基LED外延结构的正向电压来降低芯片的正向电压是最直接也是最有效的途径。外延片的正向电压压降主要来源于η型GaN底层，量子阱有源区，P型GaN层，电子阻挡层等。某些因素的存在增大了固有的压降，例如极化电场-1nGaN/GaN发光二极管由于势阱与势皇之间的晶格失配，导致他们之间存在极化电场。该极化电场的存在使得能带结构发生了较大的改变，导致势皇形状变成了很大的三角形。这些三角形势皇对载流子在有源区的流动有很大的阻碍作用，造成了正向电压的升高；另外，如P型GaN材料由于Mg的活化效率很低，往往很难达到高的空穴浓度，造成了 P端的电阻率较大，寄生电阻尚。
[0004]传统外延改善电压的方法多对外延材料及结构进行优化，如η型掺杂、P型掺杂及内部电流扩展等结构设计，这些方法所涉及的参数较多，调整也较为复杂和耗时较久，且不同机台间的调整方向没有很强的复制性，容易造成LED芯片其他性能受到影响。
[0005]因此需要一种实现简单，复制性强的方法来降低LED芯片电压的外延方法。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低电压GaN基LED外延结构的制作方法，用于解决现有技术中由于某些因素的存在增大了固有的压降而导致的正向电压升高的问题，以及使用传统外延改善电压的方法存在的涉及参数较多，调整比较复杂耗时，且不同机台间的调整方向没有很强的复制性，容易造成LED芯片其他性能受到影响的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种低电压GaN基LED外延结构的制作方法，包括以下步骤:
[0008]提供生长衬底，在所述生长衬底上由下至上依次生长成核层、未掺杂GaN层及N型GaN 层；
[0009]在所述N型GaN层上生长超晶格结构；
[0010]在所述超晶格结构上生长多量子阱结构；其中，生长所述多量子阱结构的生长Ga源为含有Si掺杂的TEGa源；
[0011]在所述多量子阱结构上依次生长AlGaN层、低温P型AlInGaN层及P型电子阻挡层；
[0012]在所述P型电子阻挡层上生长P型GaN层。
[0013]优选地，所述成核层的生长温度为450 °C?650 °C，生长厚度为15nm?50nm ;所述未掺杂GaN层及所述N型GaN层的生长温度为1000°C?1200°C ;总生长厚度为1.5 μπι?
4.5 μ m ;所述N型GaN层内的掺杂元素为Si，Si的掺杂浓度为lel8cm_3?3el9cm_3。
[0014]优选地，所述超晶格结构由第一 InGaN势阱与第一 GaN势皇交替组成，一个所述第一 InGaN势阱与一个所述第一 GaN势皇构成一个周期对，在同一周期对内，所述第一 GaN势皇位于所述第一 InGaN势阱之上；所述超晶格结构包括3?30个所述周期对；所述超晶格结构的生长温度为700°C?900°C ;所述超晶格结构中In组分的摩尔含量为1%?5%，所述第一 InGaN势阱的厚度范围为1.0nm?4.0nm,所述第一 GaN势皇的厚度范围为1.0nm?
9.0nm0
[0015]优选地，生长所述第一 InGaN势阱的生长Ga源为含有Si掺杂的TEGa源。
[0016]优选地，所述多量子阱结构由第二 InGaN势阱与第二 GaN势皇交替组成，一个所述第二 InGaN势阱与一个所述第二 GaN势皇构成一个周期对，在同一周期对内，所述第二GaN势皇位于所述第二 InGaN势阱之上，所述多量子阱结构包括5?18个所述周期对；所述多量子阱结构的生长温度为700°C?900°C ;所述多量子阱结构中In组分的摩尔含量为15%?20%，所述第二 InGaN势阱的厚度范围为2.0nm?4.0nm，所述第二 GaN势皇的厚度范围为3.0nm?15nm。
[0017]优选地，所述AlGaN层的生长温度为850°C?900°C;所述AlGaN层中Al组分的摩尔含量为2%?20%，所述AlGaN层的厚度范围为20nm?35nm。
[0018]优选地，生长所述AlGaN层的生长Ga源为含有Si掺杂的TEGa源。
[0019]优选地，所述低温P型AlInGaN层的生长温度为700°C?800°C ;所述P型电子阻挡层为P型AlGaN、P型AlInGaN或P型AlGaN/GaN超晶格结构；所述P型电子阻挡层的生长温度为900°C?950°C ;所述P型电子阻挡层的总厚度范围为30nm?80nm，所述P型电子阻挡层中的掺杂元素为Mg，Mg掺杂浓度范围为5el8cm_3?3.5el9cm_3。
[0020]优选地，生长所述P型电子阻挡层的生长Ga源为含有Si掺杂的TEGa源。
[0021 ] 优选地，所述P型GaN层的生长温度为950°C?1000°C，生长厚度为30nm?150nm ；所述P型GaN层中的掺杂元素为Mg，Mg掺杂浓度范围为5el8cm_3?le20cm_3。
[0022]优选地，所述TEGa源中Si的掺杂浓度为20ppb?lOppm。
[0023]如上所述，本发明的低电压GaN基LED外延结构的制作方法，具有以下有益效果:将生长多量子阱结构的生长Ga源选为含有Si掺杂的TEGa源，使得多量子阱结构中含有Si杂质，Si杂质的掺入有利于提高所述外延层的导电性能，进而降低了 GaN基LED的正向电压；低电压GaN基LED外延结构的制作方法对生长设备和工艺条件无特殊要求，实现步骤简单，在机台间可复制性强。
【附图说明】
[0024]图1显示为本发明实施例二中提供的低电压GaN基LED外延结构的制作方法的流程图。
[0025]图2至图10显示为本发明实施例二中提供的低电压GaN基LED外延结构的制作方法各步骤中的剖面结构示意图。
[0026]元件标号说明
[0027]I 生长衬底
[0028]2 成核层
[0029]31未掺杂GaN层
[0030]32 N 型 GaN 层
[0031]4 超晶格结构
[0032]41 第一 InGaN 势阱
[0033]42 第一 GaN 势皇
[0034]5 多量子讲结构
[0035]51 第二 InGaN 势阱
[0036]52 第二 GaN 势皇
[0037]6 AlGaN 层
[0038]7 低温 P 型 Al InGaN 层
[0039]8 P型电子阻挡层
[0040]9 P 型 GaN 层
【具体实施方式】
[0041]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0042]请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0043]请参阅图1至图10，本发明提供一种低电压GaN基LED外延结构的制作方法，包括以下步骤:
[0044]S1:提供生长衬底1，在所述生长衬底I上由下至上依次生长成核层2、未掺杂GaN层31及N型GaN层32 ;
[0045]S2:在所述N型GaN层32上生长超晶格结构4 ；
[0046]S3:在所述超晶格结构4上生长多量子阱结构5 ;其中，生长所述多量子阱结构5的生长Ga源为含有Si掺杂的TEGa源；
[0047]S4:在所述多量子阱结构5上依次生长AlGaN层6、低温P型AlInGaN层7及P型电子阻挡层8 ;
[0048]S5:在所述P型电子阻挡层8上生长P型GaN层9。
[0049]在步骤SI中，请参阅图1中的SI步骤及图2，提供生长衬底1，在所述生长衬底I上由下至上依次生长成核层2、未掺杂GaN层31及N型GaN层32。
[0050]具体的，所述生长衬底I可以为蓝宝石衬底、GaN衬底、硅衬底或碳化硅衬底。
[0051]具体的，所述成核层2的生长温度为450 °C?650 °C ;所述成核层2的厚度为15nm?50nm ;所述未掺杂GaN层31及所述N型GaN层32的生长温度为1000°C?1200°C ；所述未掺杂GaN层31及所述N型GaN层32的总厚度为1.5μπι?4.5μπι;所述N型GaN层32内的掺杂元素为Si，Si的掺杂浓度为lel8cnT3?3el9cnT3。
[0052]在步骤S2中，请参阅图1中的S2步骤及图3至图4，在所述N型GaN层32上生长超晶格结构4。
[0053]具体的，由图4所示，所述超晶格结构4由第一 InGaN势阱41与第一 GaN势皇42交替组成，一个所述第一 InGaN势阱41与一个所述第一 GaN势皇42构成一个周期对，在同一周期对内，所述第一 GaN势皇42位于所述第一 InGaN势阱41之上；优选地，本实施例中，所述超晶格结构4包括3?30个所述周期对。
[0054]具体的，所述超晶格结构4的生长温度为700°C?900°C ;所述第一 InGaN势阱41的厚度为1.0nm?4.0nm,所述第一 GaN势皇42的厚度为1.0nm?9.0nm ;所述超晶格结构4内In组分的摩尔含量为1%?5%。
[0055]具体的，在生长所述超晶格结构4时，需要同时提供生长In源及生长Ga源，在生长所述第一 InGaN势阱41时，需要同时打开所述生长In源及生长Ga源，在生长所述第一GaN势皇42时，关闭所述生长In源和TEGa源，开启TMGa (三甲基镓)作为生长Ga源进行生长。更为具体的，使用含有Si掺杂的TEGa源作为生长所述第一 InGaN势阱41的生长Ga源，使得所述第一 InGaN势阱41中含有Si杂质，Si杂质的掺入有利于提高所述外延层的导电性能，进而可以进一步降低GaN基LED的正向电压。
[0056]需要说明的是，由于在所述第一 InGaN势阱41中掺入Si杂质以后，会影响所述第一 InGaN势阱41的结晶质量，进而会对LED的品质产生影响，所以，在所述第一 InGaN势阱41中掺入的Si杂质的含量不能太高。优选地，本实施例中，作为所述第一 InGaN势阱41的生长